• AI글쓰기 2.1 업데이트
  • 통합검색(398)
  • 리포트(359)
  • 자기소개서(28)
  • 논문(8)
  • 시험자료(2)
  • 이력서(1)
판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-HDL" 검색결과 181-200 / 398건

  • (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,
    , Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로 ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-05Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 목적 ... preserved and left unconnected if it belongs to a top-level block or it belongs to a sub-block and the
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
  • Lab#07 Sequential Logic Design2
    . Referrence101. Introduction가. Purpose of this labSequential Logic Circuit의 작동원리를 이해하고 Verilog HDL을 통하 ... 한다.(Top level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 ... ) Mealy machine가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11
  • 서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre
    에만 Output data 값의 변화가 있을 것이다.Reference교안 – Verilog HDL 실습 Lab#06 Sequential Logic Design, Flip-Flop ... , Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDLVerilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia. ... program this circuit with Verilog.Background KnowledgesFlip-flopFlip-flop is a circuit that has two stable
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04
  • 서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post
    Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDLVerilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 하였고, LCD와 관련된 Register bits를 수정하여 display가 shift 되도록 제어하였다.Reference교안 – Verilog HDL 실습 Lab#09 ... Post-lab Report전자전기컴퓨터설계실험Ⅱ10주차. Application Design Ⅱ - Text-LCD Control.실험 날짜2016. 11.14학번이름
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
  • 전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux
    n을 다시 실행시켜 컴파일 한다.Simulation을 선택한다.Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New Source 항목을 선택 ... Encoder and Muxpost-lab reportEncoder and Muxpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명 ... . 4 × 2 Encoder (28)3.3. 2 × 1 Multiplexer (33)3.4. 1 × 4 Demultiplexer (40)3.5. In-Lab 과제 (48)Ⅲ. 결론
    Non-Ai HUMAN
    | 리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
  • 판매자 표지 자료 표지
    최신 ASML 합격 자소서+전화영어인터뷰+자세한 면접후기
    partGraduation design course: a Digital scanner using embedded systemC, Verilog HDL, MATLABUsing FPGA DE2 ... : Trend of semiconductorSkills & InterestTOEIC: 880TOEIC Speaking: 6 LevelComputer: Verilog HDL, C/C+ ... wit체 응용 분야기술 및 관심TOEIC: 880점TOEIC Speaking: 6 Level컴퓨터능력: Verilog HDL, C/C++, MATLAB , MS Office관심: 전공
    Non-Ai HUMAN
    | 자기소개서 | 12페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2018.02.21
  • 서울시립대 전자전기설계2(전전설2) 5주차 사전보고서
    + {bar{S _{0}}} S _{1} +S _{0} S _{1})5. In-Lab에 대하여 Verilog HDL 코딩을 하고 Synthesize ? XST 단계까지 실행- 실습1 ... case문을 사용하여 기존의 진리표를 기반으로 2, 4비트 입출력값을 두어 작성하였다.- 실습2or문을 사용하여 작성하였다. case문과는 다르게 일일이 모든 상태를 입력할 필요 ... 가 없어서 편리하였다.- 실습3의도치 않은 래치가 발생하지 않기 위해 default를 사용하여 case문을 통해 작성하였다. 그 결과 synthesize가 정상적으로 작동하였다.
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13
  • 서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre
    , Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDLVerilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... , 8의 상태를 각각 Output으로 내보낼 것이다.Reference교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic Design Ⅱ Decoder, Encoder and Mux실험 날짜2016. 10
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
  • 서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post
    Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDLVerilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 하였다.ConclusionVerilog HDL을 이용하여 4-bit Up Counter, 8-bit Up/Down Counter, Moore Vending Machine ... 을 programming하여 정상 동작을 확인하였다.Reference교안 – Verilog HDL 실습 Lab#07 Sequential Logic Design, FSM and Clocked
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
  • (10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 예비레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계)
    소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 디지털 시계를 설계한다. 시계의 필수 기본 동작을 포함하고, 다양한 선택 동작을 설계 ... Pre-Lab Report- Title: Term Project 중간 보고서담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개 ... , 멜로디, AM/PM, 12시간/24시간, 윤달, 윤년, … etc)- InputCLK, M_CLK : 1kHz, 1MHzRESET : 누르면 현재 STATE의 내용 초기화SW
    Non-Ai HUMAN
    | 리포트 | 33페이지 | 3,700원 | 등록일 2020.07.22 | 수정일 2020.12.07
  • Lab#05 Combinational Logic Design 2
    (Synthesis tool)나. Methods1) 3:8 Decoder Logic design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog ... level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후 ... 다. Inlab3. BCD to Excess-3Verilog codeUcf code5. Discussion가. 실험결과 해석1
    Non-Ai HUMAN
    | 리포트 | 26페이지 | 1,500원 | 등록일 2016.09.11
  • 시립대 전전설2 [6주차 예비] 레포트
    을 계속적으로 나타내는 반면 D래치는 지속적으로 클록이 입가되는 한 D입력의 변화에 영향을 받는 것을 알 수 있다.세번째. Verilog HDL의 aways 문 안에서 blocking 할당 (‘=‘) 을 사용하는 경우와 nonblocking 할당 (‘ ... 전자전기컴퓨터설계실험 ⅡPre-report6주차: Sequential Logic 11. Introduction (실험에 대한 소개)가. Purpose of this Lab인코더 ... 의 NAND게이트 게이트로 구성된 래치의 동작래치(LATCH)2개의 NOR 게이트로 구성된 래치의 동작J-K 플립플롭J=K=1인 조건에서 모호한 출력상태를 갖지 않는 다는 동작을 제외
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29
  • Verilog HDL
    Pre-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개 ... 을 default로 가짐Verilog HDL의 연산자실수형 수식에 사용될 수 있는 연산자연산자 우선 순위산술 연산자피연산자의 비트에 x (unknown)나 z (high-impedance ... (underilog HDL 모델링테스트벤치 모듈HDL 모델을 시뮬레이션 하기 위한 Verilog 모듈*DUT에 인가될 시뮬레이션 입력(stimulus)을 생성하는 구문*시뮬레이션 대상
    Non-Ai HUMAN
    | 리포트 | 57페이지 | 1,000원 | 등록일 2016.04.06
  • 서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre
    Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDLVerilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.State Machine, Wikipedia. ... 의 사이) output = 2’b10이 된다.Reference교안 – Verilog HDL 실습 Lab#07 Sequential Logic Design, FSM and Clocked ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ8주차. Sequential Logic Design, FSM and Clocked Counter실험 날짜2016. 10.31학번이름
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)3주차결과
    PostReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 : 2012440이 름 ... :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기를 구현하고 이 ... 가 있다.나. Verilog HDLVerilogHDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 시 영어
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
  • Brent-Kung Adder
    Brent-Kung Adder를 Verilog HDL로 작성하였습니다.
    Non-Ai HUMAN
    | 리포트 | 4,500원 | 등록일 2010.06.25
  • [디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서
    / 이름 :실험조 : 실험일 :실험제목Verilog실험목표① Verilog 언어의 개념을 이해하고 코딩을 위한 기본 문법을 익힌다.② 코딩한 Verilog의 시뮬레이션을 위해 HDL ... 시뮬레이터인 ModelSim의 사용 방법을 익힌다.③ Full adder를 Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험결과실험 ① 1-bit ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부학부 : 학번
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05
  • HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴
    allowedText Design EntryAvailable Features -Line numbering in the HDL text files-Preview of HDL templates ... file, the asterisk disappearsEnter text description - VHDL (.vhd), Verilog (.v)Verilog & VHDLVHDL ... Pre-Lab Report- Title: Lab#02_HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴-담당 교수담당 조교실 험 일학
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)3주차예비
    PreliminaryReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 ... : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기 ... 에서 그 차이가 있다.나. Verilog HDLVerilogHDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
  • Verilog HDL 문법 자료 (A+받은 자료 입니다)
    생성 후 파일- new를 누른 후 verilog HDL File을 눌러 코드를 입력 할 수 있는 공간을 만들어 준다.QUARTUS 사용법코드를 작성 한다. 다 작성 후 c ... Verilog HDLHDL : Hardware Description Language VHDL: VHSIC HDL VHSIC: Very High Speed IC IC ... : intergrated Circuit Verilog HDL는 HiLo와 C언어의 특징을 기반으로 개발되었다. HDL은 상위 시스템 레벨부터 하위 게이트 레벨까지 하드웨어를 기술해주는 언어이
    Non-Ai HUMAN
    | 리포트 | 34페이지 | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 27일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:57 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감