"Logic 연산"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

plc제어 컴퓨터구조 ALU FPGA 사칙연산 기계공학응용실험 FPGA 게임 fpga verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"Logic 연산" 검색결과 201-220 / 1,292건

(Jelly) A+ 기초전기전자실험 PLC 제어

)와 PLC(Programmable Logic Controller)의 구조를 이해하고 CNC로 형상을 가공한 후, 제품을 Robot을 이용하여 belt-conveyer로 이동 ... 시킨 후사용 여부를 판단하여 운반하는 각각의 간단한 프로그램을 작성할 수 있는 능력을 배양한다.2.PLC의 정의PLC(Programmable Logic Controller)란, 종래 ... 에 사용하던 제어반 내의 릴레이, 타이머, 카운터 등을 LC등의 반도체 소자로 대체시켜 소형화하고 기본적인 시퀀스 제어 기능에 수치 연산 기능을 추가하여 프로그램 제어가 가능하도록 한

리포트 | 10페이지 | 2,500원 | 등록일 2020.04.08 | 수정일 2020.05.27

다운로드 장바구니
고려대 디지털시스템실험 (10주차 SImple Computer - Data Path)

연산과 AND, OR 등의 논리 연산을 수행하는 회로를 의미한다.- Adder, Logic Unit, 그리고 2-to-1 MUX로 구성된다.- 연산 수행 제어를 위해서 {Cin, S ... , S0, A, B}의 입력을 통해 8가지의 산술 연산을 수행한다.- Arithmetic Circuit은 다음과 같은 회로 구성을 통해 구현할 수 있다.A-2 Logic Circuit ... - Logic Circuit은 입력 A,B에 대해 {S1,S0}의 Selection Bit에 따라 AND, OR, XOR, NOT의 논리 연산을 수행하는 회로이다. 다음

리포트 | 10페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
기계공학응용실험 A+, 9장 PLC 응용실험

(C언어)으로 수행할 수도 있으며, ATmega128과 같은 마이크로컴퓨터를 이용하여 설계할 수도 있다. PLC (Programmable Logic Contorller)는 이러 ... 래더 로직 다이어그램(ladder logic diagram)을 작성하여 수행한다.3. 이론적 배경실험에 앞서 PLC의 래더 다이어그램의 기본이 되는 디지털 논리체계의 이해를 위한 ... 불대수와 기초연산자, 로직의 단순화 방법 등에 대해 살펴본다.(1) 불대수(Boolean algebra)불대수란 2진 변수와 논리동작을 기술하는 대수를 말한다. 논리회로의 형태

리포트 | 5페이지 | 1,000원 | 등록일 2020.01.03

다운로드 장바구니
판매자 표지

[기초전기전자실험] 실험 20 PLC 제어 실험보고서

PLC 제어1.실험 목적- CNC(Computer Numerical Control)와 PLC(Programmable Logic Controller)의 구조를 이해하고 CNC ... .PLC의 정의프로그램 가능 논리 제어 장치(programmable logic controller)의 약자이다. 릴레이 제어반 내의 릴레이, 타이머, 카운터 등을 마이크로프로세서를 이용 ... 해 통합시킨 것이다. 시퀀스 제어, 산술 연산, 논리 연산, 함수 연산 등의 데이터 처리가 가능한 자율성이 높은 장치이다.3. 적용분야공장 자동화와 FMS(Flexible

리포트 | 7페이지 | 1,500원 | 등록일 2020.04.13

다운로드 장바구니
디시설 - 전가산기, 전감산기 설계

(std_logic_vector(2 downto 0))를 가진 signal로 선언된 것이다. 그 후 3비트로 선언된 signal k에 입력으로 들어오는 3비트 x, y, z를 각각 ... VHDL을 이용해 하드웨어를 설계할 때의 가장 큰 장점은 회로 동작을 나타내며 설계할 수 있다는 것이다. 동작 표현에 의한 설계에서는 진리표를 작성하는 과정 없이 산술 연산을 통해 입 ... 다. 이것이 바로 VHDL 가장 큰 이점이다.변환함수VHDL에는 integer, unsigned, logic 등 다양한 데이터 타입이 있으며, 변환함수는 이러한 데이터 타입을 다른

리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 8주차

register로 구현되며 초기에는 multiplier를 저장하나 연산이 진행되면서 곱셈 결과의 아래쪽 4-bit(LP(3:0))을 저장하게 된다.- HP: 하나의 4-bit ... register로 구현되며 처음에는 0으로 초기화되고 연산이 진행되면서 곱셈 결과의 위쪽 4-bit을 저장하게 된다.- MCND: 전체 과정이 진행되는 동안 multiplicand ... -out그림 SEQ 그림 \* ARABIC 18. SR4RLED의 Logic table사진 SEQ 사진 \* ARABIC 3. serial-in serial-out shift

리포트 | 20페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
기계과 레포트 - PLC

PLCReport20200000 홍길동목 차I. PLC(Programmable Logic Controller) 정의1II. PLC(Programmable Logic ... . PLC(Programmable Logic Controller) 작동원리3IV. PLC(Programmable Logic Controller) 응용4A. 유리산업의 PLC4B ... . 제지공업의 PLC5C. 시멘트 제조 산업의 PLC5V. PLC(Programmable Logic Controller) 프로그래밍5A. 래더 다이어그램(LD, Ladder

리포트 | 10페이지 | 2,000원 | 등록일 2020.05.29 | 수정일 2022.03.21

다운로드 장바구니
청운대학교 인천캠퍼스 글로벌경영학과 정보처리론 기말고사 정리자료

지 않으면 텍스트로 인식※ 수식은 셀주소를 이용하는 것이 효율적임(셀의 값이 변경될 경우 자동계산됨)※ 산술연산자끼리도 우선순위가 있음, 괄호가 있는 경우 항상 먼저 연산됨, 같 ... 은 연산자의 경우는 좌측에서 우측 방향으로 연산됨우선순위연산자종류1콜론(:) → 쉼표(,) → 공백()참조연산자2백분율(%) → 제곱승(^)산술연산자3곱하기(*) → 나누기(/)4더 ... 하기(+) → 빼기(-)5>, >=, 대한민국4) 참조연산자: 연속적인 셀의 범위를 설정 =SUM(A1:A3), 복수개의 셀 점위를 설정 =SUM(A1,B2)공백() 두 참조영역

시험자료 | 24페이지 | 1,500원 | 등록일 2020.07.18

다운로드 장바구니
현대오트론 자기소개서

했습니다. 반도체 공정실습에서 습득한 지식을 바탕으로 칩 면적을 고려해 Layout 설계하고 Logic 설계 단계에서는 Verilog를 사용하여 연산 block들을 구성했습니다. 또한 ... 의 핵심은 고성능 연산 능력을 갖춘 프로세서라고 생각합니다. 현재 레벨3~4의 자율주행차는 초당 약 1,000억 개의 연산을 수행해야 하고 완전 자율주행 단계인 레벨 5는 이보다 10배 ... 이상의 연산 능력이 필요합니다. 이를 수행하기 위해서는 병렬 연산을 효율적으로 처리하는 NPU와 같이 딥러닝 연산 능력에 최적화된 프로세서가 필요합니다.이와 같은 자율주행차

자기소개서 | 4페이지 | 3,000원 | 등록일 2020.03.12

다운로드 장바구니
[자연과학] 포트란 (Fortran) 핵심 요약 및 500제

Identifier)102) 변수의 선언 (Variable Declarations)103) 변수의 초기화 (Variables Initialization)134) 연산자와 계산순서 ... 도식으로 표현하며, 의미는 동일하다.?==.EQ.??=.GE.?/=.NE.● 논리연산자- 논리연산자는 다음과 같은 것이 있으며,- 우선순위대로 써 보면 다음과 같다.?연산자의미 ... ..... 이 들어가 있게 된다.- B가 비록 실수형 변수이기는 하지만 정수 2와 정수3을 연산하면 결과도 정수가 나와야 되기 때문에 0이 되고 이때의 결과값 0이 0.0으로 B에 대입

리포트 | 82페이지 | 2,000원 | 등록일 2020.08.08 | 수정일 2021.04.12

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

onte력전압: 0.8V- High레벨 출력전압: 2.4V- low레벨 출력전압: 0.4V TTL과 CMOS의 동작 전압 레벨 Logic Gate Chip의 회로도(2) CMOS ... 다. LED 데이터 시트(5) 반가산기AND와 XOR을 활용해 1비트 가산이 가능한 형태이다.하지만, 이 반가산기 모델은 올림(전가산기의 Cin 부분)의 연산이 불가능해서 대수 ... 의 연산이 불가능하다. 1-bit half adder HYPERLINK \l "주석6"[6](6) 전가산기반가산기의 형태에서 입력이 한 개 더 추가된 형태이다.이 모델은 간단하게 3개

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

Post-Lab Report- Title: Lab#2 Schematic Design with Logic Gates담당 교수담당 조교실 험 일학 번이 름1. Introduction ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥그래밍 할 수 있어 프로그래밍 하기 편한 반면, 동작속도와 집적도가 좀 저하된다. PLA 회로도- PAL(Programmable Array Logic) HYPERLINK \l ... 한다.따라서, 데이터 수정이 되지 않는 단점을 보완하기 위해 GAL(Generic Array Logic)가 존재한다. 간단하게 표시한 PAL 회로도- CPLD(Complex

리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
하드웨어와 소프트웨어

(arithmetic/logic unit), 주기억 장치(Primary storage)의 세 부분으로 구성된다.1/ 제어장치 : 작동순서를 통제2/ 연산 및 논리장치-산술연산과 논리작업 ... . 시스템개발 소프트웨어4. 시스템 소프트웨어* 참고문헌하드웨어와 소프트웨어I. 하드웨어1. 중앙처리장치컴퓨터의 심장부로서 제어장치(control unit), 연산 및 논리장치

리포트 | 4페이지 | 1,000원 | 등록일 2019.12.11

다운로드 장바구니
아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서

한 연산을 하는 논리회로가 바로 전가산기이다.실험 31) 반감산기logic diagram결선도x=0, y=0x=0, y=1x=0, y=02) 진리표입력출력ABB(내림수)D(차 ... :EXPERIMENT 3- 가산기 & 감산기 -1. 실험 결과실험 11) 반가산기logic diagram결선도x=0, y=0x=0, y=1x=1, y=12) 진리표입력출력xyS(합)C(올림 ... 는 예상대로 나왔다. 회로의 구성을 보면 XOR 게이트는 n개의 입력이 존재할 때 홀수개의 1이 있으면 1을 출력하는 기능을 한다. 이는 우리가 연산하는 Sum의 기능과 같은데 상위

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

하여 Combinational Logic을 설계 및 실험한다. 연산 로직, 비교기 등을 설계한다. Module instantiation을 이용한 Structural modeling방법을 실습 ... Pre-Lab Report- Title: Lab#04 Combinational Logic 1(Arithmetic Logic and Comparator)담당 교수담당 조교실 험 ... ] Always and Initial- HYPERLINK "https://en.wikibooks.org/wiki/Programmable_Logic/Verilog_Always_and

리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
[레포트] 부울대수의 논리조합

들 간의 상관관계를 숙지한다.2. 관련이론1) 부울대수의 기본 연산 : 논리동작(Logic operation)디지털 논리회로에서 논리 변수의 입력과 논리 변수 출력간의 함수관계를 수식 ... 는 부울대수의 연산에 해당하는 작업을 수행한다. 게이트의 종류에는 OR, AND, NOT, XOR, NOR, NAND가 있다.① 논리합 : 부울대수에서 OR 연산이라고 한다. 두 개 ... 개념과 유사하다.A+B=C0+0=00+1=11+0=11+1=1② 논리곱 : 부울대수에 AND 연산이라고 한다. 두 개의 입력 A와 B를 받아 A와 B 둘 다 1이면결과가 1이 되

리포트 | 1페이지 | 1,000원 | 등록일 2019.04.18

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름목 차1 ... ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 231. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic ... 를 활용해보았습니다. 두개의 always문에서 i를 “++”연산과 “—" 연산을 수행하려고 계획하였으나, 하나의 always 문에서 변경된 변수는 다른 always문에서 변경이 불가능

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
Computer Organization And Architecture ch12 요약본

Chapter12. Instruction Sets: Characteristics and Function프로세서의 연산은 실행하는 명령어들에 의해 결정, machine ... instruction, computer instruction.명령어 세트(Instruction set)프로세서가 실행할 수 있는 명령어들의 집합기계 명령어의 요소들Opcode: 수행될 연산 ... 을 지정해준다.Source operand reference: 각 연산은 그 연산을 위한 입력이 되는 한 개 또는 그 이상의 오퍼랜드들을 포함할 수 있다.Result operand

리포트 | 6페이지 | 1,000원 | 등록일 2018.11.29

다운로드 장바구니
기본논리게이트와_simulator_결과-foreveryt

전자재료공학과 2학년 이 름 : 권 영 택 학번 : 2004731148Basic Logic Gate와 Simulation 결과GateLogic DiagramGateLogic ... 에 영향을 주지 않을 것이다.이 과제를 통하여 Max Plus-II 기본적인 사용법과 기본적인 Logic Gate 들의 각각의 기능을 알았다.조합논리의 Diagram ... 'Y + XZ※ 고 찰▶ 두 개의 Logic Equation을 설계해서 Time Simulation을 하였다. 두 개의 식에서 같은 출력 값을갖는다는 것을 알 수 있었고, 이 과제

리포트 | 2페이지 | 2,000원 | 등록일 2018.11.19

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

Arithmetic Logic and Comparatorpost-lab reportArithmetic Logic and Comparatorpost-lab report과목명전자전기 ... 한다. 산술 연산 논리와 비교기에 대해 행위수준 모델링 또는 module instatiation을 이용한 구조적 설계 등을 실험하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성 ... 한 후 장비로 동작을 확인한다.2. 실험 이론2.1. Adder가산기란 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 가산기는 산술 논리 장치뿐만 아니

리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기