"parallel adder"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

어드벤처디자인 9 8비트 병렬 가산기 0101 sequence detector 1 bit FULL ADDER LAYOUT 16 bit CLA brent kung verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"parallel adder" 검색결과 1-20 / 56건

전기및디지털회로실험 실험 6. 논리조합회로의 설계 예비보고서

1자리의 가산기이다. 또한 가산기는 직렬 가산기(serial adder)와 병렬 가산기(parallel adder)로 구분할 수 있다. 직렬 가산기는 n비트의 2진수 가산을 수행

리포트 | 16페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19

다운로드 장바구니
판매자 표지

Semiconductor Device and Design - 9-10__

and subtracter 2. F unction of the 1bit adder and subtracter 3. F unction of the parallel adder ... circuit. 4. L ayout of the parallel adder circuit.1. Layout of the 1bit adder and subtracter Layout of 1 ... parallel adder circuit. n bit parralel 1. F irstly the full adder FA1 adds A1 and B1 along with the car

리포트 | 12페이지 | 2,000원 | 등록일 2023.06.22

다운로드 장바구니
Low-Swing 기술을 이용한 저 전력 CVSL 전가산기 설계 (Design of a Low-Power CVSL Full Adder Using Low-Swing Technique)

대한전자공학회 강장희, 김정범

논문 | 8페이지 | 무료 | 등록일 2025.06.26 | 수정일 2025.07.04

다운로드
판매자 표지

Semiconductor Device and Design - 8_

. The method of implementing the half-adder 3. Layout of the full-adder cell 4. parasitic circuit1. Cmos ... implementing Half-adder ■ Exclusive or gate2. Method of implementing Half-adder ■ And gate2. Method of ... implementing Half-adder ■ Half-Adder logical circuit3. Layout of the full-adder ■ full-adder logic

리포트 | 18페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

부산대 어드벤처디자인 실험9 A+ 결과보고서(4비트 가산기)

7주차 실험 보고서(실험 6)1. 4비트 가산기 연결 실험에 대한 이론값과 결과값에 대한 비교[사진 1] 4비트 가산기 회로 [사진 2] 4비트 가산기 이론값[사진 3] 4비트 가산기 회로도[사진 3]처럼의 회로를 구성하여 [사진 1]처럼 회로를 완성하였다. [사진 1..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2022.04.09

다운로드 장바구니
아주대학교 논리회로실험 / 3번 실험 예비보고서

B _{i},B _{o} = {bar{A}} B+ {bar{(A OPLUS B)}} B _{i}로 기술 할 수 있다.Parallel Adder/Substractor (병렬 가감산기 ... 는 논리함수 m개가 필요하다. 이는 달리 말하면 입력과 출력이 꼭 일대일 대응은 아니라는 것이다.조합 논리회로 블록도Half Adder (반 가산기)InputOutputABSC ... 올림 BULLET B`+`A BULLET {bar{B}},C=A BULLET B이다.Full Adder (전 가산기)InputOutputABCiSCo

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
조합 논리회로와 순서 논리회로의 종류 및 특징(회로) 조사

(Comparator) : 2진수 여러 개(주로 2개)의 크기를 비교하는 회로이다. -병렬 가감산기(Parallel Adder-Subtracter) : 여러 자리의 2진수를 더하 ... 의 입력값에 의해서만 결정되는 회로이다.- 회로 내에 기억회로를 가지지 않는다.- 불대수를 사용한다.(3) 종류-반가산기(Half Adder) : 2진수 2개를 더하여 합(Sum ... )과 캐리(Carry)를 출력하기 위한 회로이다. -전가산기(Full Adder) : 아래 자릿수에서 발생한 캐리까지 포함하여 세 비트를 더하는 것이 가능한 논리회 로이다. -비교기

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.12.16

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 8주차

구조로 분류될 수 있다(1) serial-in, serial-out(2) serial-in, parallel-out(3) parallel-in, serial-out(4 ... ) parallel-in, parallel-out그림 SEQ 그림 \* ARABIC 1. Serial-in, serial-out 그림 SEQ 그림 \* ARABIC 2. serial-in ... , parallel-out그림 SEQ 그림 \* ARABIC 3. Parallel-in, serial-out 그림 SEQ 그림 \* ARABIC 4. Parallel-in

Non-Ai HUMAN
| 리포트 | 20페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
예비보고서(7 가산기)

) 병렬 가산기N비트의 가산기를 만드는 데 있어서 N개의 전가산기를 연결하여 아랫단의 자리올림이 윗단의 입력으로 들어가도록 구성한 전가산기가 병렬 가산기(parallel adder)이 ... 에 대해서 알아본다.가산기(adder)는 컴퓨터뿐 아니라 수치 데이터를 처리하는 여러 가지의 디지털 시스템에서 중요한 역할을 한다. 가산기의 기본적인 연산을 이해하는 것은 디지털 ... 시스템을 공부하는데 있어 매우 중요하다.(1) 반가산기◀ 그림 1 반가산기의논리기호 반가산기(half adder)는 이진법으로 표시된 두 개의 수를 더하는 가산기로, 2개의 2진 숫자

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2020.10.14

다운로드 장바구니
[논리회로실험]실험3예비보고서 가산기,감산기

에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4 ... -bit parallel adder를 각각 구성하시오.·Serial method직렬 방식은 가수와 피가수의 비트 쌍들이 직렬로 각각 한비트씩 전가산기에 전달되는 방식이다. 전가산기 ... 에는 Accumulator를 시프트 레지스터로 사용가능하며 직렬 가산기는 회로가 작다는 단점이 있지만 직렬로 연속 동작을 하면 많은 시간이 걸린다.·Parallel method병렬 방식

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
판매자 표지

컴퓨터구조 계산기설계보고서

로부터의 데이터 선택742834bit Full Adder- 연산 동작 수행7476J-K Flip-Flop- 발생된 Carry 저장 및 SC7474D Flip-Flop- IR 입력 및 SC ... Parallel load)을 정할 수 있습니다.먼저 표를 보면 CLEAR 은 H의 값이어야 합니다. S1 과 S0 값에 따라 하는 일이 달라지게 되는데 그렇기 때문에 회로를 OR게이트를 사용하였고 그 신호(입력 값)는 신호 T2(A

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2020.01.01

다운로드 장바구니
4Bit Ripple Carry Adder의 이론과 레이아웃

LAYOUT & LOGIC BLOCK DIAGRAM■ 4BIT ADDER LAYOUT & LOGIC BLOCK DIAGRAM■ 4BIT RIPPLE CARRY PARALLEL ... 4 Bit Full Adder Layout- 목 차 -1. Conception for 1 Bit Adder2. Conception for 4 Bit Adder3. Process ... of 1 Bit Adder Layout4. Process of 4 Bit Adder Layout5. References1. Conception for 1 Bit Adder■ 1

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2011.07.17

다운로드 장바구니
연산회로 예비보고서

어서N개의 전가산기를 연결하여 아랫단의 자리올림이 윗단의 입력으로 들어가도록 구성한 전가산기가 병렬 가산기(parallel adder)이다. 그림 3은 4비트 병렬 가산기의 개념도 ... 1. 목적이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.2. 이론2.1 반가산기반가산기(half adder)는 이진 ... 한다. 따라서 반가산기의 회로는 그림 1⒜와 같게 된다.2.2 전가산기전가산기(full adder)는A`,``B 두 개의 수와 전단의 자리올림C_i(carry in)을 더해주는 가산기

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.12.20

다운로드 장바구니
실험 3. 가산기와 감산기(Adder & Subtractor)

방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.1) 4-bit parallel ... < 예비보고서 : 실험 3. 가산기와 감산기(Adder & Subtractor) >< 목 적 >Logic gates를 이용하여 가산기(adder)와 감산기(subtractor ... 가산기와 감산기는 그 뜻 실제로는 모두 가산기로서 사용된다.(7) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor)

erial adder와 4-bit parallel adder를 각각 구성하시오.① serial adder- 더하는 수와 더해지는 수의 비트 쌍들이 직렬로 한비트씩 전가산기에 전달 ... 실험 3. 가산기와 감산기(Adder & Subtractor) 예비보고서● 이론(1) 반가산기(Half adder)두 개의 2진수를 더하여 합(Sum) S 와 자리 올림 ... (Carry) C를 출력하는 조합논리 회로입력출력xyCS0*************10(2) 전가산기(Full adder)두 개의 2진수와 아랫자리의 자리 올림을 더하여 합(Sum) S

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
4비트 병렬 가감산기, BCD 가산기

디지털 논리회로1. 4bit parallel-adder/subtracter2. BCD adder서론학습목표? 반가산기, 전가산기의 동작을 이해하고 설계하는 방법을 알아본다.? 이 ... 고 0~9까지의 범위에서는 0000(2), 범위가 벗어나는 경우 0110(2)를 또 다른 입력으로 넣어 이의 합을 결과 값으로 출력해준다.본론병렬가감산기(parallel-adder/s

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,500원 | 등록일 2015.12.10

다운로드 장바구니
실험3 결과보고서 실험 3. Adder & SubtractorLogic gates

가 출력 되어야 하지만 이 값은 2개의 출력으로 표현할 수 없어 B-D가 1-0으로 출력 되는 것을 볼 수 있다.실험 52-bit serial adder와 2-bit parallel ... parallel adder《회 로 구 성 도》X2X1Y2Y1C2S2S ... 10000000000100100100100011011010000101010100110011011110010000101001011101010010111011100011110110011101011111110< Truth table >실험5는 2-bit parallel adder와 2-bit-s

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
2012년도 2학기 집적회로설계 중간고사

2012년도 2학기 집적회로설계 중간고사학과 : 전기전자공학과 학년 : 4학년 학번 : 20064161 이름 : 김 경재(a) 4 BIT parallel adder에 대한 구조 ... 적 모델링을 기술하라.=> module 4_bit_adder(x,y,c_in,sum,c_out);input[3:0]x,y;input c_in;output [3:0] sum ... ;output c_out;wire c1,c2,c3;full_adder fa_1(x[0],y[0],c_in,sum[0],c1);full_adder fa_2(x[1],y[1],c1,sum[1

Non-Ai HUMAN
| 시험자료 | 2페이지 | 1,500원 | 등록일 2012.11.21

다운로드 장바구니
실험3 예비보고서

과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit ... parallel adder를 각각 구성하시오.① serial 가산기더하는 수와 더해지는 수의 비트 쌍들이 직렬로 한 비트씩 전가산기에 전달되어 저장된 자리 올림수와 함께 덧셈이 수행되어 합 ... 실험 3. Adder & Subtractor1. 실험 목적Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

가산기와는 달리 한 비 트 더 계산을 할 수 있었다.실험 5 : 2-bit parallel adder와 2-bit serial adder를 구성한 뒤 각각의 입력에 대한 출력을 측정 ... 실험 3. 가산기와 감산기(Adder & Subtractor) 결과보고서● 실험 결과 분석실험 1 : 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.(0,0) 일때 ... 라는 3번째 Input을 두 번째단의 반가산기를 통해 3-Input 상태의 합을 계산할 수 있는 3-Input adder 회로를 구성할 수 있었다. 또한 앞에서와 같이 S는 최하

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니

이전10개12 3 다음10개

파워링크

신청하기