• 파일시티 이벤트
  • 캠퍼스북
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

실험 3. 가산기와 감산기(Adder & Subtractor)

*건*
개인인증판매자스토어
최초 등록일
2012.03.11
최종 저작일
2010.12
3페이지/한글파일 한컴오피스
가격 2,000원 할인쿠폰받기
다운로드
장바구니

소개글

아주대 논리회로실험 예비

목차

없음

본문내용

<전감산기>

- 위의 진리표에서 확인할 수 있었듯이 전가산기의 합과 전감산기의 차는 일치한다. 또한 Carry 의 숫자와 빌려온 자릿수를 뜻하는 B의 값은 인버터 관계이다. 이는 결국 논리회로에서 행해지는 연산은 결국 모두 덧셈으로 표현 할 수 있다는 것을 의미한다. 따라서 가산기와 감산기는 그 뜻 실제로는 모두 가산기로서 사용된다.

(7) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.
1) 4-bit parallel adder
① 논리회로 설계



<4-bit parallel adder를 도식적으로 나타낸 그림>

② 특징
- 여러 개의 자릿수로 구성된 2 진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 자리 올림수를 다음 단 전가산기에 연결하는 구성 방법이다. 이때 n 비트 2 진수의 덧셈을 하는 2진 병렬 가산기는 1개의 반가산기와 n-1개의 전가산기가 필요하다. parallel 구성방법은 계산 시간이 빠르나 더하는 비트 수만큼 전가산기가 필요하므로 회로가 복잡하다.

참고 자료

없음
*건*
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 워드파일 전전컴실험III 제04주 Lab03 OPAMP Post 5페이지
    첫 번째 실험에서 설계한 회로는 Op-amp를 이용한 가중 가산기로, Adder의 ... 활용한 가산기와 감산기를 설계하는 것을 목표로 한다. (1) Result ... 두 번째 실험에서 설계한 회로는 Op-amp를 이용한 차동 증폭기로, Subtractor
최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
실험 3. 가산기와 감산기(Adder &amp; Subtractor)
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업