연산회로 예비보고서

최초 등록일
2015.12.20
최종 저작일
2015.12
3페이지/한글파일 한컴오피스
가격 500원 할인쿠폰받기
판매자digodigodi (본인인증회원) 5회 판매
다운로드
장바구니
자격시험 기출문제풀이 - 서비스 오픈 이벤트

목차

1. 목적

2. 이론
2.1 반가산기
2.2 전가산기
2.3 병렬 가산기
2.4 직렬 가산기
2.5 반감산기와 전감산기
2.6 병렬 감산기와 직렬 감산기
2.7 이진 곱셈계산과 승산기
2.8 논리연산장치(ALU)

본문내용

1. 목적
이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.
2. 이론
2.1 반가산기
반가산기(half adder)는 이진법으로 표시된 두 개의 수를 더하는 가산기이다. 그림 1⒝에서 보여주듯이 두 개의 수 를 입력으로 하여 각각 XOR 게이트와 AND 게이트를 통과시켜 얻은 출력에 해당한다. 따라서 반가산기의 회로는 그림 1⒜와 같게 된다.

<중 략>

직렬 가산기(serial adder)는 전가산기 하나만을 이용하여 비트의 가산을 할 수 있는 가산기이다. 그림 4⒜에서와 같이 시프트 레지스터 두 개에 각각 를 넣어 가 오른쪽 끝에 오도록 하고 전가산기의 합과 자리올림을 저장할 레지스터(sum register)와 플립플롭(carry storage)을 가산기에 연결하면 곧 직렬 가산기 회로가 된다. 클럭 펄스가 들어올 때마다 가 한 비트씩 전가산기에 들어가며, 여기서 가산되어 나온 합은 레지스터에 저장되고 자리올림은 플립플롭에 일시 저장되었다가 다음 비트의 가산에 자리올림 입력으로 들어간다.

참고 자료

없음

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

digodigodi
(본인인증회원)
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
141
ㆍ전체 판매량
1,000+
ㆍ최근 3개월 판매량
53
ㆍ자료후기 점수
평균 A
ㆍ자료문의 응답률
0%
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    연산회로 예비보고서