"감산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

가산기와 감산기 copd 감산기실험 4비트 가감산기 산업조사보고서 BCD 가산기 orcad 가감산기

판매자 표지는 다운로드시 포함되지 않습니다.

"감산기" 검색결과 1-20 / 2,112건

가산기와감산기

8.가산기와 감산기반가산기한자리 2진수 2개를 입력하여 합과 캐리를 계산하는 덧셈회로전가산기2진수 입력 2개와 아랫자리 캐리까지 포함하여 한자리 2진수 3개를 더하는 조합논리회로 ... 이다.반감산기한비트의 2진수 A에서 B를 빼는 것으로 차와 빌림수를 계산하는 뺄셈회로이다.전감산기두 2진수 입력 An과 Bn과 아랫든으로 빌려주는 빌림수 Kn-1을 포함하여 An ... -Bn-Kn-1을 계산하는 조합논리 회로이다2진 병렬가산기전가산기 여러 개를 병렬로 연결하여 2비트 이상인 가산기를 만들 수 있는데, 이를 병렬가산기라 한다.실험1실험부품:7408

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2021.05.25

다운로드 장바구니
비교기를 사용하지 않는 부호화-절대값 가/감산기 설계 (A Design of Comparatorless Signed-Magnitude Adder/Subtracter)

대한전자공학회 정태상, 권금철

논문 | 6페이지 | 무료 | 등록일 2025.06.04 | 수정일 2025.06.09

다운로드
가산기, 감산기 실험보고서

내 실제 저항값과 이론적 저항 값의 차이로 인해 오차 발생이 존재하며, 이는 가산기와 감산기의 을 구하는데 영향을 미친다.3) 띠저항 오차이번 실험에서는 사용한 띠

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2023.01.18 | 수정일 2025.09.28

다운로드 장바구니
가산기, 감산기 예비보고서

을 확인한다.2. 기초 이론연산 증폭기는 고 이득 전압증폭기이다. 연산 증폭기는 두 개의 입력단자와 한 개의 출력단 자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭 ... 하는 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기 ... 를 구현할 수 있다. 연산 증폭기는 일반적으로 +Vcc 및 –Vcc의 두 개의 전원이 필요하다. 물론 단일 전원만을 요구하 는 연산증폭기 역시 상용화되어 있다. 신호 증폭을 위한 주

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2023.01.18 | 수정일 2025.09.28

다운로드 장바구니
십진수 계산을 위한 3초과 부호 가감산기 설계 (An Excess-3 Code Adder/Subtracter Design Decimal Computation)

대한전자공학회 崔鐘化, 韓善景, 劉泳甲

논문 | 7페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
판매자 표지

디지털 회로 실험-가산기와 감산기

디지털 회로실험실험6. 가산기와 감산기1. 목적-반가산기와 전가산기의 원리를 이해한다.-반감산기와 전감산기의 원리를 이해한다.-2진병렬 가산기의 원리를 이해한다.2. 관계 이론 ... , Cout = AB+Cin(A?B)이다.반감산기 : 두 개 이상의 입력에서 하나 입력으로부터 나머지 입력들을 뺄셈해서 그 차를 출력하는 조합 논리회로이다. 가산기를 응용한 것으로 가산기 ... 에서의 합(sum)은 감산기에서 차(difference)가 되며, 가산기에서는 올림수(carry)가 발생했지만 감산기에서는 빌림수(borrow)가 발생한다. 1비트 길이를 갖는 두

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2022.09.10

다운로드 장바구니
판매자 표지

디지털논리회로 실험 4. 가산기와 감산기

실험 4: 가산기와 감산기예비 ReportPSpice Simulation디지털논리회로전자공학부 홍길동202500001.XOR 게이트 1개, AND 게이트 1개.게이트 2개를 사용 ... 1/0 이면 1-0=1 D의 출력이 1이 된다. 내림수는 없으므로 0이다. 반감산기의 계산 A-B는 A+(B의 2의보수)로 계산 된다. 위의 회로에서 A, B가 01 일 때에 0 ... -1 이므로 -1은 0+(-1)로 계산 되어 내림수 1과 차수 1이 계산 되어 D,B의 출력이 11이 된다. 이 회로는 뺄셈의 연산을 수행하는 반감산기임을 알 수 있다.3.XOR

리포트 | 7페이지 | 1,500원 | 등록일 2025.08.21

다운로드 장바구니
VHDL-1-가산기,감산기

=18) 150~200ns -> X=1, Y=1, Cin=1S=1, Co=1이후는 이것이 반복된다.실습제목: 반감산기1. 주제 배경 이론가산기와 마찬가지의 개념으로 한 자리수의 2 ... 적으로 저장하기 위한 신호-- 반감산기의 포트맵 지정-- OR게이트의 포트맵 지정-- X, Y을 넣은 반가산기의 출력 D을 temp1, B을 temp2로 지정한다. 이후 두 번째 반가산 ... -1을 넣으면 감산기 역할을 하는 회로를 만들 수 있다. 이것을 진리표로 작성하면 다음과 같다.입력출력XYMSC

Non-Ai HUMAN
| 리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

다운로드 장바구니
[논리회로실험] 가산기&감산기 예비보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부:제출일:과목명:교수명:학 번:성 명:실험 3. 가산기 & 감산기1. 실험목적1) Logic ... gate를 이용해서 가산기와 감산기를 구성한다2) 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 이해한다.2. 실험이론1) 반가산기- 2진수 덧셈에서 맨 ... ) 로 표현ABCiSCo00000001100101001101100101010111001111113) 반감산기- 한 자리인 2진수를 뺄셈하여 차와 빌림수를 구하는 회로- D : 차

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29

다운로드 장바구니
동맥류성 거미막밑출혈 후 발생한 뇌혈관 연축의 다중검출기 CT 혈관조영술: 골감산 및 표준기법의 CT 혈관조영술과 디지털감산혈관조영술의 비교 (Multidetector-Row CT Angiography of Cerebral Vasospasm after Aneurysmal Subarachnoid Hemorrhage: Comparison of Bone Subtraction and Standard CT Angiography with Digital Subtraction Angiography)

대한영상의학회 이용희, 최대섭, 유재욱, 유진종, 최호철, 김지은

논문 | 7페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28

다운로드
판매자 표지

[논리회로실험] 실험3. 가산기&감산기 결과보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부:제출일:과목명:교수명:학 번:성 명:실험 3. 가산기 & 감산기1. 실험 과정 및 결과 ... 는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다.* 실험 3 : 반감산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과 ... ABDB0000011110101100Boolean equation : D=A?B, B=A?B반감산기는 한 자리 2진수를 뺄셈하여 차와 빌림수를 구하는 회로이다. 이 때 D는 차이

리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

다운로드 장바구니
디지털시스템설계실습 전감산기 결과보고서

디지털시스템 설계 실습 2주차 결과보고서학과전자공학과학년3학번성명※전감산기 설계(진리표. 논리식. 동작표현)1. 전감산기 연산은 다음과 같다. 이 식은 x에서 y를 빼는 것이 ... 며, z는 아랫자리에서 빌림 수가 발생함을 나타낸다. 이때 연산결과는 D이고, 출력에는 윗자리에서 빌림 수가 발생한다는 것을 나타내는 B가 있어야 한다. 전감산기의 진리표를 완성하라 ... .D = (x ? z) -y전감산기의 진리표xyzDB0*************101101100101010011000111112. 카르노 맵을 이용해 전감산기의 간소화된 논리식을 구

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
뇌 동맥류 진단에 있어 디지털 감산 혈관조영술과 다중검출기 전산화단층촬영 혈관조영술의 유용성 비교 (The Comparison of Usefulness between MDCT Angiography and DSA in the Diagnosis of Intracranial Aneurysm)

한국의학물리학회 강현수, 서선열, 한동균, 권수일, 심수정, 조삼주

논문 | 6페이지 | 무료 | 등록일 2025.04.01 | 수정일 2025.05.07

다운로드
아주대 논리회로실험 실험3 가산기 & 감산기 예비보고서

)을 이과 같다. 따라서 이를 식으로 표현하면B _{out} =A BULLET {bar{B`}}와 같다.4) 전감산기- 전감산기는 반감산기에 존재하던 입력 A, B이외에 추가적인 입력B ... 해서는 2개의 비트가 필 요하다. 전감산기에서 A, B,B _{"in"}의 차를 D(Difference)라 하고, 뺄셈의 결과로 인해 빌림수가 발생하게 되면B _{out ... "}4. 회로 결선도실험1. 반가산기 실험2. 전가산기실험3. 반감산기 실험4. 전감산기5. 실험 과정실험1. 반가산기1) 다음 그림과 같이 74HC86, 74HC08을 준비

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서

아날로그회로실험및설계 결과 보고서 #3 (4주차 결과)( 가감산기 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① Op-Amp의 기본적인 특성을 이용하여 가감산기 회로 ... 전류법칙으로 관계식을 계산하면, 아래와 같이 나온다.- 저항이 다 똑같은 값이라면 출력 전압은 입력 전압의 합의 마이너스라는 것을 알 수 있다.? 감산기- 감산 증폭기는 두 개 ... 를 이해한다.2. 관련이론? 연산 증폭기란?- 구현하는 단자가 2개의 지점에서 전류가 나오기 시작하면서 이것을 증폭으로 구현하는 소자.- 이미터 부분에는 들어오는 전류를 전체

리포트 | 15페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
판매자 표지

[부산대 어드벤처 디자인] 9장 2의보수 및 4비트 가,감산기 예비보고서

1. 실험목적2의 보수에 대한 이해를 바탕으로 Binary 4-Bit 가/감산기를 이해한다. Binary 4-Bit 가/감산기를 구성하고 동작을 파악한다2. 실험 이론감산기 ... 여 디지털에서의 가산기/감산기는 특별한 수의 형태를 쓴다. 이러한 수의 방식을 2의 보수 (two’s complement number)화 한다. 2의 보수 방식을 이용하면 가산기 ... /감산기를 한 회로에 표현 할 수 있다. 양수의 경우에는 보통 쓰는 숫자를 2진수로 바꿔서 사용할 수 있다. 그러나 음수의 경우에는 다른 방법으로 표현을 하게 된다. 즉 양수

리포트 | 7페이지 | 2,000원 | 등록일 2024.03.15 | 수정일 2024.04.15

다운로드 장바구니
[야간발작성근육긴장이상 1예; 전두엽간질 및 사건수면척도, 수면다원검사, 발작기 및 발작간기 감산 SPECT 소견 (A Case of Nocturnal Paroxysmal Dystonia; Frontal Lobe Epilepsy and Parasomnias (FLEP) Scale, Polysomnography and Subtraction of Ictal-interictal SPECT Coregistered with MRI (SISCOM) Findings)

대한임상신경생리학회 김우준, 오윤상, 윤보라, 김영인, 이광수, 김중석

논문 | 6페이지 | 무료 | 등록일 2025.05.07 | 수정일 2025.05.17

다운로드
가산기, 감산기 설계

목차1. 실험 제목2. 실험 목적3. 실험 기구4. 실험 원리5. 실험 결과6. 고찰1. 실험 제목① 반가산기② 반감산기③ 전가산기④ 전감산기2. 실험 목적가산기, 감산기의 원리 ... 를 이해하고, 가산기, 감산기 회로를 설계하여 동작 특성을 확인한다.가산기, 감산기의 진리표와 논리식을 이용하여 동작을 확인한다.3. 실험 기구● 브레드보드IC칩과 도선을 연결 ... .② 반감산기의 원리반감산기는 한 비트의 2진수 A에서 B를 빼는 것으로, 차(D)와빌림 수(K)를 계산하는 뺄셈 회로이다.A에서 B를 뺄 수 없으면 윗자리에서 빌려와 빼야 하

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
가산기와 감산기

1)AND, OR, 그리고 XOR 게이트를 이용한 전가산기입력출력ABCSC _{0}0*************1101110111결과실험2)AND, OR그리고 XOR게이트 전감산기 ... 회로입력출력XYZDB000101110011100001010111결과전가산기전감산기결과표결과 및 토의전가산기와 전감산기의 회로를 구성하는 것이 조금 복잡하다. 하지만 회로 구성 ... 가 발생하여 Co(캐리)의 출력이 1이 되는 것을 알 수 있다.전감산기의 출력은 (X-Y)-Z으로 결정이 되는데 여기서 Z는 하위비트 감산시 발생한 자리내림이다. 즉 X=0, Y=1

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2019.06.25

다운로드 장바구니
가산기 감산기

REPORT제목 : 가산기&감산기수강과목 : 기초전자실험21.실험목적-가산기와 감산기가 무엇인지 이해한다.-가산기와 감산기의 동작원리에 대해 이해하고 실험을 통해 확인한다.2 ... 2개와 아래 자리 연산에서 발생한 캐리를 입력하여 합(S)과 캐리(S)를 생성하는 회로감산기*반감산기한자리 2진수 2개를 입력하여 차(D)와 빌림수(K)를 생성하는 회로- 0-0 ... =0→00- 0-1=-1→11- 1-0=1→01- 1-1=0→00*전감산기2진수 2개와 윗 자리 연산에서 발생한 빌림수를 입력하여 차(D)와 빌림수(K)를 생성하는 회로3.실험

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2018.11.02 | 수정일 2019.07.13

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기