• 캠퍼스북
  • LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 통합검색(2,182)
  • 리포트(2,064)
  • 시험자료(75)
  • 자기소개서(18)
  • 방송통신대(17)
  • 논문(4)
  • 서식(3)
  • ppt테마(1)

"감산기" 검색결과 41-60 / 2,182건

  • 파일확장자 10주차 가산기 & 감산기
    실험 목적– 반가산기와 전가산기의 논리와 회로의 이해– 반감산기와 전감산기의 논리와 회로의 이해실험과정1. ... 반가산기의 회로를 구현하기 위해 Quatrus ll를 이용하여 두 결과 값 s와 c의 결과 값이 서로 일치하는지를 Modelsim을 이용하여 증명하자1) 회로도반가산기의 회로를 나타낸
    리포트 | 8페이지 | 1,000원 | 등록일 2014.10.12
  • 한글파일 가산기와 감산기
    가산기와 감산기 (2) 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하라. ... 이번 실험은 logic gates를 이용하여 전가산기와, 전감산기를 구성하여 동작해보고, 이를 응용하여 2-bit 평행 가산기를 구성하여 이를 동작해봄으로써 가산기와 감산기의 ... 이 세 실험을 통해서 가산기, 감산기의 기본구조와 동작방식에 대해 이해할 수 있었고, 더 나아가 이를 응용하여 병렬로 serial로 연결하는 방식도, 장단점도 알 수 있게 되었습니다
    리포트 | 13페이지 | 1,000원 | 등록일 2010.12.20
  • 파워포인트파일 가산기, 감산기
    가산기와 감산기 ( / ) 반가산기와 전가산기의 구조와 원리를 설명할 수 있다. 반감산기와 전감산기의 구조와 원리를 설명할 수 있다. ... 감산기 감산기 : 2진수 A와 B를 감산하는 회로 반감산기 : 2개의 2진수를 감산감산기 : 빌림도 포함하여 1비트로 이루어진 2진수를 감산 n비트 감산기 : n비트로 이루어진 ... (c) 반감산기로 구성한 전감산기감산기 (FS) A B D Bo (b) 블록도 Bi 다음 중 전감산기의 D(차)에 대한 불대수는?
    리포트 | 31페이지 | 2,500원 | 등록일 2010.11.20
  • 한글파일 op-amp를 이용한 가산기, 감산기 설계
    결론 이번 실험은 OP-AMP를 사용하여 연산기능이 있는 가산기와 감산기를 만들어 보는 실험이었다. ... 실제로 회로를 설계할 때에도 OP-AMP를 사용한 가산기, 감산기, 증폭기를 사용하며 그로인해 값의 변환를 손쉽게 줄 수 있게 된다. ... 실험결과 1) 가산기 R4 Vout max[V] 1kΩ -6.309 2kΩ -7.459 3kΩ -12.162 2) 감산기 R4 Vout max[V] 1kΩ -1.940 2kΩ -3.880
    리포트 | 7페이지 | 1,000원 | 등록일 2015.06.20 | 수정일 2015.08.25
  • 한글파일 가-감산기 회로도 구성
    (이때, C_in을 GND로 연결시키면 덧셈의 연산을 하고 VDC로 연결시키면 뺄셈의 연산을 하는 회로도가 구성된다.) 4) 가-감산기 회로도 Check하기 - 가-감산기 회로도가 ... 디지털 공학 Max Plus Programing (가-감산기 회로구성도) 담당교수 : 전용석 교수님 학 과 : 전기전자전공 학 번 : 201157095 제 출 자 : 최민재 제출일자 ... : 2014. 04. 30 ※가-감산기 회로도 구성순서 1) Half Adder 회로도 구성 - 두 개의 A,B의 입력을 넣고 XOR 게이트와 AND 게이트를 사용해서 SUM과 CARRY의
    리포트 | 6페이지 | 1,000원 | 등록일 2014.05.07
  • 한글파일 가산기와 감산기 실험
    수까지 합쳐 감산하는 감산기를 전 감산기라 한다. ... 한편 전 가산기를 반 가산기 2개와 OR게이트로 Block Diagram을 그리면 그림 6-5와 같다. ⑶ 반 감산기 2진수로 표시된 두 개의 수의 차로 얻어진 감산기를 반 감산기라 ... *실험 목적 - 반 가산기와 전 가산기의 원리를 이해한다. - 가산기와 감산기의 동작을 확인한다.. - 가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.
    리포트 | 7페이지 | 1,000원 | 등록일 2011.09.06
  • 한글파일 [mahobife]디지털회로실험 가산기와 감산기 회로 결과보고서입니다.
    감산기 회로 설계 및 실험 3. BCD 가산기 회로 설계 및 실험 4. 가산회로와 감산회로의 조함 5. 제어신호에 의한 가산기와 감산기 동작 Ⅱ. 데이터 1. ... 가산기와 감산기 회로 6. BCD 검출기 회로 결과보고서 조교님 제출일 학 과 학 년 학 번 성 명 Ⅰ. 목적 1. 가산기 회로 설계 및 실험 2. ... 가산기 예측대로 잘 나오는 것을 확인 할 수 있었다. 3. 1의 보수를 이용한 감산기 ● 음수의 표현 -> +9 : 00001001 -9 : 10001001 (signed magnitude
    리포트 | 7페이지 | 1,000원 | 등록일 2017.10.09 | 수정일 2017.10.11
  • 파일확장자 [VHDL] 전감산기의 설계
    실습 목적전감산기의 한 자리 2진수 뺄셈을 할 때 전가산기에서 더한 결과 캐리가 발생하는 것과는반대로 아래 자리에서 발생하는 빌림수를 고려해야 한다. ... 또한 결과는 감산한 결과와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계하는 방법을 공부한다. ... DigComV32 키트전감산기의 입력에 슬라이드 스위치를 할당해서 입력을 진리표와 같이 변화시켰을 때 LED 출력을 확인했다.
    리포트 | 6페이지 | 1,000원 | 등록일 2012.12.13
  • 한글파일 논리회로실험. 실험3. 가산기 & 감산기
    *이번 실험에서는 2비트 전감산기의 실험을 실시했다. 2비트 전감산기는 반감산기+전감산기로 구성되는데 1비트의 차는 반감산기로 또한 그 빌림수는 2비트 자리수에서 빌려오며 전감산기에서는 ... - 2비트 전감산기는 반감산기 하나와 전감산기 하나로 구성된다. 이때 반감산기는 반가산기에 NOT게이트를 추가함으로써 회로를 구성할 수 있다. ... 예비보고서 결선도와의 비교 - 반감산기와 전감산기는 반가산기와 전가산기의 회로에 NOT gate를 추가함으로써 회로를 구성할 수 있다.
    리포트 | 14페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02
  • 한글파일 [mahobife]디지털회로실험 가산기와 감산기 회로 예비보고서입니다.
    가/감산기 1) 반 가/감산기 Ct가 0이면 반가산기 1이면 반감산기 2) 병렬 가/감산기 병렬 가산기와 2의 보수를 이용한 병렬 감산기를 제어할 수 있는 회로이다. ... 병렬 감산기 라. 1의 보수를 이용한 감산기 2비트 병렬 감산기의 회로도 3. 가산기, 감산기 응용회로 가. BCD 가산기 라. ... 가산기와 감산기 회로 8. 가/감산기 회로 예비보고서 조교님 제출일 학 과 학 년 학 번 성 명 Ⅰ. 목적 1. 가산기 회로 설계 및 실험 2. 감산기 회로 설계 및 실험 3.
    리포트 | 9페이지 | 1,000원 | 등록일 2017.10.09 | 수정일 2017.12.09
  • 파워포인트파일 가산기와 감산기
    가산기와 감산기 2003172157 장영준 2004164048 이덕명 2004172008 권순창 가산기와 감산기 1. 반가산기 2. 전가산기 3. 반감산기 4. 전감산기 1. ... 전감산기감산기(FS)는 두 자리 이상의 2진수를 계산할 수 있는 회로이다. ... 반감산기감산기는 한 자리인 2진수를 뺄셈하여 차와 빌림 수를 구하는 회로이다. 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다.
    리포트 | 27페이지 | 1,500원 | 등록일 2009.10.04
  • 한글파일 4가산기, 5장 감산기
    감산기 예비 레포트 [목적] 1. 반감산기와 전감산기의 원리 이해한다. 2. 감산기의 동작을 실험을 통하여 확인한다. [기본이론] 1. ... 이와 같은 과정을 수행하는 장치를 반감산기라 한다. 반감산기의 진리표와 논리도를 표 5.1과 그림 5.2에 나타내었다. ... 이와 같이 입력 An - Bn - bn에 대하여 출력 bn+1, d로 표시되는 것을 전감산기라한다. 전감산기의 진리표와 논리도를 표 5.2와 그림 5.4에 나타내었다.
    리포트 | 7페이지 | 2,000원 | 등록일 2012.12.10
  • 한글파일 [예비]실험3. 가산기 & 감산기
    감산기는 반감산기 2개와 OR gate로 구성할 수 있다. 앞의 반감산기 XOR gate에서 구한 차와 뒤의 감산기 XOR gate를 통하여 차 D를 출력할 수 있다. ... 가산기 & 감산기 ?실험목적 1. Logic gate를 이용해서 가산기(adder)와 감산기(subtracter)를 구성한다. 2. ... 전감산기(Full Subtracter) - 전감산기는 A와 B의 뺄셈에 뒤의 자릿수에서 가져간 B값까지 고려하여 계산을 하는 감산기이다.
    리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28
  • 한글파일 4비트 가감산기 설계 보고서
    가산/감산을 결정함 wire w0, w1, w2;// 게이트에서 나오는 출력선 //가감산기를 불러옴.. ... fulladder를 이용하여 4비트 가/감산기를 설계해보았다. 이 프로젝트를 함으로써 제어신호에 따른 가/감산 출력 값을 시뮬레이션을 통해 확인하고 학습할 수 있었다. ... 이번에서는 4비트 가/감산기를 설계했지만, 다음에 설계를 하고자 한다면 4비트보다 많게, 혹은 가/감산만이 아니라 곱셈/나눗셈까지 추가된 회로를 설계할 수 있을 것이다.
    리포트 | 4페이지 | 1,500원 | 등록일 2014.05.19
  • 한글파일 [결과]실험3. 가산기 & 감산기
    가산기 & 감산기 1. 실험과정 및 결과 ?실험1. ... 전감산기는 A와 B의 값과 뒤의 자리에서 가져간 B _{i} 값까지 고려하기 때문에 반감산기 두 개와 OR gate가 필요했다. ... 실험4에서는 전감산기를 반감산기 2개와 OR gate를 이용해 구성해보고 입력 값에 따른 출력 값이 어떻게 되는지 확인해보았다.
    리포트 | 6페이지 | 1,500원 | 등록일 2013.09.28
  • 한글파일 가산기,감산기 회로 실험(예비)
    반가산기의 실험 B. 전가산기의 실험 C. 반감산기의 실험 D. 전감산기의 실험 E. 전가감산기의 실험 ... 개의 반감산기로 수현할 수 있는 전감산기는 전단에서 자리빌림이 발생하였어도 그것을 처리할 수 없으므로 전단의 자리빌림을 감산할 수 있는 회로이다. ... 실험 제목 : 가산기?감산기 회로 실험 ? 실험 일자 : 2011년 9월 20일 화요일 ?
    리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11
  • 한글파일 가산기,감산기 회로 실험(결과)
    문제이해가 잘 되지 않습니다. (6) 반가산기와 반감산기를 논리소자로 구성할 때 서로의 차이점을 설명하 여라. ... B (11) 전감산기의 회로도를 그리고, 차와 빌림수에 대한 식을 구하여라. D = A B bin b = AB+(A B)bin = (A B)bin + A'B 이번 실험은 가산기? ... 감산기 회로에 대한 실험이었다. 저번 시간에 이용했던 게이트와 함께 추가로 7400(NAND게이트)과 7486(XOR게이트)을 사용해서 회로를 구성해 보았다.
    리포트 | 9페이지 | 2,000원 | 등록일 2012.10.11
  • 워드파일 [컴퓨터공학기초설계및실험1 예비레포트] 반가산기.전가산기.반감산기.전감산기
    감산기는 가산기와는 반대로 뺄셈을 수행하며, 반감산기와 전감산기가 존재한다. ... 컴퓨터 공학 기초 설계 및 실험1 예비보고서 실험제목: 반가산기 · 반감산기 (예비) 전가산기 · 전감산기 (예비) 예비보고서 제목 및 목적 제목 반가산기(Half Adder)와 반감산기 ... )와 전감산기(Full subtracter) 목적 전가산기 및 전감산기의 기본 원리와 동작 특성을 이해한다.
    리포트 | 6페이지 | 1,000원 | 등록일 2015.03.16
  • 한글파일 [디지털 논리회로 실험] 7장. 가산기와 감산기 결과레포트
    실험 7.8 전감산기 회로 다음 전감산기 회로를 결선하고, 출력 D와 B _{0}을 측정하여 표를 완성하라. ... 실험 7.5 반감산기 회로(XOR 사용) 다음 반감산기 회로를 결선하고, 출력 D와 B _{0}을 측정하여 표를 완성하라. ... 논리회로실험 A반 결과 7장 가산기와 감산기 5조 이름 학번 실험일 15.04.07 제출일 15.04.14 전원전압 4.89V 실험 7.4 전가산기 회로 다음 전가산기 회로를 결선하고
    리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13
  • 한글파일 3.가산기와 감산기[결과]
    디지털 시스템에서 기본적으로 반가산기와 전가산기, 반감산기와 전감산기가 있는데, 직접 실험을 통해서 회로를 구성하고 동작 특성을 이해 할 수 있었다. ... 반감산기를 이용하여 구성한 회로이다. ... 실험결론 및 고찰 - 이번 실험은 Logic gates를 이용하여 가산기와 감산기를 구성하여 그 동작을 확인해 보고, 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본
    리포트 | 7페이지 | 1,000원 | 등록일 2011.07.05
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업