• 통합검색(1,840)
  • 리포트(1,734)
  • 시험자료(58)
  • 논문(31)
  • 자기소개서(11)
  • 방송통신대(5)
  • 서식(1)

"감산기" 검색결과 201-220 / 1,840건

  • 파워포인트파일 연산_증폭
    amplifier)라하며 간단히 가산라한다. 출력전압 : 연산증폭의 응용 감산기 ... 두 신호의 감산을 위한 감산기 출력전압 : 연산증폭의 응용 비교 ... 6조 연산 증폭 발표자 : 20033077 홍경태 20033070 ... 노기석 20033098 조성현 20063141 반영희 연산증폭(OP ... Operational Amplifier의 약자로 연산증폭라 한다. OP
    리포트 | 13페이지 | 2,000원 | 등록일 2009.05.13
    다운로드 장바구니
  • 파일확장자 [A급자료] 아주대 논리회로실험 Quiz대비자료
    1 0 4. 반감산기, 전감산기 에서의 C, S 출력 각각의 역할을 ... 0 1 1 0 1 1 0 7. 반감산기와 전감산기의 차이를 간단히 ... 서술하라. 먼저 반감산기와 전감산기 빌림수의 차이이다. 먼저 반감산기는 빌림 ... 수를 취급하지않는다. 하지만, 전감산기의 경우 빌림수를 취급한다. 하위 ... 자리수 빌림에 대하여 관여하지않는다. 8. 다음은 반감산기의 진리
    시험자료 | 3페이지 | 3,500원 | 등록일 2016.07.09
    다운로드 장바구니
  • 한글파일 아주대학교 논리회로실험 실험3 예비보고서
    : EXPERIMENT 3 - 가산 & 감산기 - 1. 실험목적 1) Logic ... gate 를 이용해서 가산(adder) 와 감산기 ... (substractor)를 구성한다. 2) 디지털 시스템의 기본 요소인 가산감산기 ... 1 0 1 0 1 1 1 1 1 감산기 두 2진수의 뺄셈은 감수의 ... 뺄셈은 전가산를 사용하는 덧셈이 된다. 감산기의 종류로는 반감산기와 전
    리포트 | 5페이지 | 1,000원 | 등록일 2019.02.20
    다운로드 장바구니
  • 한글파일 XOR를 활용한 4bit_가감산기
    Report < Enable 단자를 이용한 4bit 가감산기 > 과 목 : 디지털시스템설계 교 수 : 정진균 교수님 일 자 : 2011년 10월 20일 학 번 : 200711061 이 름 :김성현 Verilog - 4bit Adder 설계 1. source_half ..
    리포트 | 4페이지 | 1,500원 | 등록일 2012.03.28
    다운로드 장바구니
  • 한글파일 [회로이론] OP-Amp 증폭실험
    . SOURCE 32. INT 스위치 3. 가산감산기 가산감산기 ... 바뀌어서 해석해도 무방하다. 가산감산기는 각각 전가산, 전감산기, 반가산 ... , 반감산기가 있으며, 여기에서는 회로의 결선을 통해서 입력한 두 ... { }={ } -(V_1 + V_2 + cdots + V_n ) { ... /~elec/study/oscilloscope-2.htm 가산감산기
    리포트 | 6페이지 | 300원 | 등록일 2003.11.06
    다운로드 장바구니
  • 한글파일 Full subtracter,Fulladder 결과
    [ 실험결과 ] (1) 전가산의 합과 전감산기의 차 X + Y ... 식에 의한 전가산의 합과 전감산기의 차 ○ 출력파형 ② EOR 논리를 이용한 ... 전가산의 합과 전감산기의 차 ○ 출력파형 (2) 전가산의 캐리 C0 ... -비트 2진 전감산기 ○ 출력파형 ○ 진리표 2진수 A + B + C0 ... high 값일때 올림수가 발생하였다. 2-비트 전가산, 전감산기가 아닌
    리포트 | 6페이지 | 1,500원 | 등록일 2009.09.08
    다운로드 장바구니
  • 한글파일 디지털전자실험 - 연산회로
    사용 할 수 도 있다.) A AB A + B 실험 9-3 반감산기 ... (Half-Subtractor) 입력 회로(c)반감산기 B A D ... 이론과 비교 반감산기는 Difference(D)의 출력은 XOR ... 자리빌림 BR = AB BR 1 A 0 - B - 1 D 1 위의 반감산기 ... 디지털회로 실험 결과 보고서 실험 9-1 반가산(Half-Adder
    리포트 | 5페이지 | 1,500원 | 등록일 2009.01.30
    다운로드 장바구니
  • 워드파일 전자전컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [결과레포트]
    프로그램을 최종 확인한다. 응용과제 : 감산기 설계 감산기 : 입력 데이터로 ... 표시되는 수의 차를 출력 데이터로서 표현 응용과제에서는 전감산기 ... 를 설계해야한다. 하지만 반감산기를 구현하고 이를 이용하여 전감산기를 설계할 수 ... 있기 때문에 반감산기부터 공부하겠다. 아래는 반감산기회로와 그에 대한 ... \* ARABIC 7 반감산기 회로 그림 SEQ 그림 \* ARABIC 8 반
    리포트 | 31페이지 | 500원 | 등록일 2017.10.19
    다운로드 장바구니
  • 한글파일 실험 2. CMOS 회로의 전적 특성 예비보고서
    (adder) 와 감산기 (substractor)를 구성한다. 디지털 ... 시스템의 기본 요소인 가산감산기의 기본 구조및 동작원리를 이해한다. 2 ... 표현하는 경우, 가산를 가감산기로 사용하고 있다. 다른 숫자의 부호 ... equation은 , 이다. 감산기 감산기는 가산처럼 동일한 접근을 이용해 ... 이해할 수 있고, 설계할 수 있다. 감산기의 종류는 반감산기, 전감산기
    리포트 | 11페이지 | 500원 | 등록일 2017.12.07
    다운로드 장바구니
  • 한글파일 OP-AMP증폭 실험(결과레포트)
    감산기 R V [V] 전압이득(측정값) 전압이득(계산값) 오 차 ... 가산가와 마찬가지로 감산기의 전압이득은 출력전압과 비례합니다{저항의 ... : 1 (V/μs) Rise time : 0.3(μs) ▶반전증폭 R ... ] + = 0, = - = A ▶비반전증폭 R V max[V] 전압이득(측정 ... + = A ▶가산 (3) R V [V] 전압이득(측정값) 전압이득(계산값
    리포트 | 6페이지 | 500원 | 등록일 2009.11.27
    다운로드 장바구니
  • 한글파일 아주대 초전실험 실험예비10 연산 증폭와 파형 발생
    ] 가산감산기 (1) 가산: 전 실험 반전증폭 회로의 입력부를 하나더 ... 할 것이다. (2) 감산기: 회로 10-4의 감산기 회로를 구성한 후 ... 감산기의 입력v1로 파형발생의 1KHz TTL output을, 입력v2 ... 기록해본다. 그결과 이회로가 감산기로 작동하는지 확인해 봐야겠다. 그리고 ... 감산기의 비이상성 점검을 위해 v1,v2에 같은 진폭의 삼각함수파를
    리포트 | 2페이지 | 800원 | 등록일 2014.10.04 | 수정일 2017.08.03
    다운로드 장바구니
  • 한글파일 [디지털회로실험] 디지털회로실험
    ⇒실험제목: 실험 6. 가산감산기 ... 와 전 가산의 원리를 이해한다. (2) 반 감산기와 전 감산기의 원리를 ... 이해한다. (3) 가산감산기의 동작을 확인한다. (4) 가산과 감산 ... -13과 같이 반 감산기 회로를 결선하고 입력 A, B에 따른 출력 d와 ... b를 관찰하여 표 6-7을 완성하여라. 그림 6-13 반 감산기 회로 표
    리포트 | 6페이지 | 1,000원 | 등록일 2004.03.09
    다운로드 장바구니
  • 한글파일 디지털실험및설계 예비7(연산 회로)
    표 (3) 반감산기감산기는 반가산와 마찬가지로 두 개의 입력에 대한 감산기 ... 와의 차이는 NOT의 여부에 따라 구분할 수 있다. 그림3)은 반감산기 ... 이다. 그림3.1)은 진리표이다. 그림3) 반감산기 A B D BR 0 0 0 ... ) 전감산기감산기는 전가산의 반대 역할을 한다. 반감산기 2개를 ... 감산기 두 개를 연결하면서 입력 값을 넣을 때 차이가 난다. 그림4)은
    리포트 | 9페이지 | 1,500원 | 등록일 2015.12.05
    다운로드 장바구니
  • 한글파일 실험 예비보고서 3주차 논리 및 연산회로
    ◇ 반감산기 및 전감산기 이론 반감산기감산기 한 비트에서 한 비트의 ... =A?B B out=A?B 빌림수(B in)도 입력이 되어 완전한 감산기 ... =A?B+A?B in+B?B in 반감산기 Half Subtractor ... 0 1 1 0 0 1 0 0 전감산기 Full Subtractor A B ... ◇ 반가산 및 전가산 이론 반가산 전가산 컴퓨터 내에서 2진
    리포트 | 4페이지 | 1,500원 | 등록일 2008.11.08
    다운로드 장바구니
  • 한글파일 뺄셈 레포트
    증폭, 감산기 라고도 불리는 뺄셈는 덧셈와 반대 역할을 하는 증폭 ... 회로이다. 감산기와 비슷하게 생긴 감산기는 입력이 증폭의 -와 + 두곳 ... 신호를 더할수 있었지만, 감산기는 두 가지의 신호만 더하고 ?E 수 있는 ... 뺄셈 1. 실험 목적 (1) 연산증폭를 이용한 뺄셈의 연산원리를 ... 이해한다. (2) 원하는 뺄셈식을 구현하는 뺄셈 설계방법을 이해한다
    리포트 | 3페이지 | 1,000원 | 등록일 2020.03.15 | 수정일 2020.03.17
    다운로드 장바구니
  • 한글파일 대한전자공학회 초전전자공학실험 LAB32 OP AMP 회로실험 예비보고서
    ) 감산 증폭 반전 / 비 반전 입력단자에 각 입력단을 두어 전압을 ... 실험적으로 보인다. 2) 비반전 증폭로 OP Amp를 동작시킨다. 3 ... ) 반전 증폭로 OP Amp를 동작시킨다. 4) 전압-전류 변환 ... 를 실험한다. 5) 전류-전압 변환를 실험한다. 6) 전류 증폭를 실험한다 ... . 2. 이론 1) 반전/비반전 증폭 반전 증폭 회로 비반전 증폭
    리포트 | 4페이지 | 500원 | 등록일 2016.06.26
    다운로드 장바구니
  • 한글파일 OP-AMP 증폭실험 결과 보고서
    Ω -9.867 -1.518 -1.415 7.3 4. 감산기 (1 ... 이득을 구하고 측정치로 구한 값을 표 8-4에 기록하라. [표 8-4] 감산기 ... , 가산, 감산기)를 이용해서 입력신호의 출력에서의 변화를 알아보는 ... , 감산기 실험에서 회로도를 보고 브래드보드로 옮기는 과정이 어려웠고 ... 증폭 (1) 그림 8-6은 그림 8-2를 실제 OP-AMP IC와 맵
    리포트 | 4페이지 | 2,500원 | 등록일 2010.01.06
    다운로드 장바구니
  • 한글파일 Full adder 와 Full subtracter 예비
    설계를 익힌다. 2. 이론 전가산와 전감산기는 3개의 데이터 비트를 ... 두 개의 반감산기로 수행할 수 있다. 그림 28-1 4-비트 병렬 감가 ... 표를 완성하라. 1) 전가산의 합과 전감산기의 차 의 합 의 차 ... 방정식에 의한 전가산의 합과 전감산기의 차 pspice 예상값 그림 ... 38-3 EOR 논리를 이용한 전가산의 합과 전감산기의 차 Pspice
    리포트 | 13페이지 | 1,000원 | 등록일 2008.11.10
    다운로드 장바구니
  • 한글파일 4자리 가감산기 / 8421가산 최종보고서
    -3. 4비트 전가감산기 전가감산기의 구성 Mode(M) = 0 이면 B ... 적으로 A와 B의 2의 보수가 FA에 입력되어 2의 보수에 의한 전감산기 ... 가 된다. 전가감산기 회로도 2-3. BCD 가산 BCD 가산 구성 2 ... 회로도 파형 1-3. 74LS83 회로도 파형 1-4. 4Bit 전가감산기 ... ) M = 1 ( 가산 ) M = 0 ( 감산기 ) 1-2. BCD 가산
    리포트 | 19페이지 | 3,000원 | 등록일 2010.09.19 | 수정일 2020.06.29
    다운로드 장바구니
  • 한글파일 디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 4장(반감산기, 전가산, 반감산기, 전감산기) 예비보고서
    , 전가산, 반감산기, 전감산기 > 1. 목적 1) 기본 연산 ... 회로인 가산감산기의 구성을 이해하고, 동작을 확인한다. 2) 기본 ... 게이트를 사용하여 가산감산기를 구성한다. 3) 기본 게이트를 사용한 ... 3) 반감산기 (HS : Half Subtract) 앞에서 살펴본 반가산 ... , 전가산, 이진병렬가산는 덧셈을 수행하는 반면, 반감산기, 전
    리포트 | 8페이지 | 1,000원 | 등록일 2009.05.07
    다운로드 장바구니