"VHDL로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA FPGA 게임 vhdl fpga 시계 FPGA 사칙연산 verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL로 FPGA" 검색결과 141-160 / 295건

판매자 표지

한국조폐공사 전산직 자소서, 자기소개서, 공기업, 공사

는 ‘FPGA와 라즈베리파이를 이용한 지능형자동차’입니다. 1년 규모의 프로젝트를 계획하였고, 멘토가 지정되어 매달 진행상황을 보고하고, 개발해 나가는 공모전이었습니다. 작품 기능 ... 으로는 FPGA보드는 자동차 제어부가 되어 초음파 센서와 적외선 센서,모터 제어를 담당하고, 라즈베리파이는 카메라를 통해 이미지처리와 어플리케이션과 통신하고, FPGA보드와 신호 ... +, Python, VHDL, Myssql, Java, Linux 등 다양한 언어로 프로그래밍을 해보았습니다. 이러한 전문성은 새로운 도전에 망설이지 않고, 개발을 하는데 큰 도움이 됩니다

자기소개서 | 2페이지 | 5,000원 | 등록일 2017.10.23 | 수정일 2018.05.18

다운로드 장바구니
FPGA 보드를 이용한 4거리 신호등 설계

압축파일에는Quartus 소스 파일들과이에 대한 설계서및 프로젝트 설명서가 담겨져 있습니다.

리포트 | 6페이지 | 5,000원 | 등록일 2010.11.17

다운로드 장바구니
판매자 표지

2017 NH농협은행 IT직무 자기소개서, 자소서, 취업

앞으로의 활용방법ㆍ그 과정에서 느낀 점 또는 본인의 변화(700자)3학년 때, VHDL로 FPGA를 설계하는 수업인 임베디드 시스템을 수강하였습니다. 팀 프로젝트로 저희 팀은 은행 ... 습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했지만 결국 마감일까지 완성을 못했습니다. 실패의 요인 중 하나는 주어진 교육용 FPGA 키트의 기능을 다 쓰 ... ATM기기를 구현하기로 했습니다. 하지만 VHDL은 c언어와 너무나 달랐습니다.제대로 작동이 안 되고, 오류만 수 없이 떴습니다. 발표기한은 다가오는데 마음이 조급해지기만 했

자기소개서 | 4페이지 | 4,000원 | 등록일 2017.10.25 | 수정일 2018.05.18

다운로드 장바구니
판매자 표지

2017 상반기 LG이노텍 R&D sw차량부품 합격 자기소개서

고, 스레드를 구성하여 서버와 메인프로그램을 만들고, 어플리케이션과 연동하여 영상 스트리밍하는 부분을 구현하였습니다. FPGA 설계하는 부분에서 VHDL코딩은 수업시간에 배운 적이 있 ... 수행능력이라고 생각합니다. 작년에는 ‘FPGA와 라즈베리파이를 이용한 지능형 자동차’라는 주제를 가지고 한이음ICT공모전에 참가하였습니다. 멘토가 지정되어 1년 동안 매달 진행상황 ... 을 발표하고 프로젝트 관련하여 멘토링을 하였습니다. 제가 맡은 역할은 FPGA 설계를 통해 자동차제어부분을 프로그래밍 하였고, 라즈베리파이에서 Python으로 이미지처리를 하

자기소개서 | 2페이지 | 8,000원 | 등록일 2017.03.29 | 수정일 2018.05.11

다운로드 장바구니
VHDL을 이용한 교통신호등 설계

VHDL을 이용한 교통신호등(Traffic) 설계프로젝트 목표: VHDL을 이용하여 교통신호등을 설계한다.개발도구: FPGA(ALTERA)BOARD, QuartursⅡ//신호등

리포트 | 6페이지 | 2,000원 | 등록일 2010.12.06

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

3 FPGA Chip)Pre-Lab실험 방법Digital Watch Up CounterAdd SourceSource Code는 크게 네 부분으로 구성되어 있다.Source Code ... watch가 잘 작동함을 확인할 수 있다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법 ... 시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.음계 주파수 대역, 천안공업대학, 윤덕용.

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

Post-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital ... - Lab#02 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital design tool, 서울시립대학교 ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
판매자 표지

광주광역시도시공사 IT, 전산직 자기소개서, 자소서

에 대하여 기재하여 주시기 바랍니다.(500자)[끝까지 도전]3학년 때, VHDL로 FPGA를 설계하는 수업인 임베디드 시스템을 수강하였습니다. 팀 프로젝트로 은행 ATM기기를 구현 ... 는 팀 프로젝트 경험입니다. 졸업 작품으로는 1년 동안 진행했던 “FPGA와 라즈베리파이를 이용한 지능형 자동차” 프로젝트는 한이음 ICT 공모전에서 상도 수상하였고, 논문도 발표해보

자기소개서 | 2페이지 | 8,000원 | 등록일 2018.03.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

: 2-Input OR gate4. 실험 과정 및 예상 결과1) 중간고사 1-(a)번의 회로를 TTL과 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵 ... 출력이 0임을 확인할 수 있다.[표 2][그림 7][그림 8][그림 9]2) 퀴즈 1번의 회로를 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵을 각각 ... , 111일 때 출력이 0임을 확인할 수 있다.[표 3][그림 10][그림 11][그림 12][그림 13]3-1) 중간고사 1-(b)번의 회로를 FPGA(schematic)로 구현

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

의 Multiplier HDL(VHDL) 구현 및 FPGA 검증)- 곱셈에 대한 다양한 알고리즘에 대하여 이해한다.2. 설계 이론(선택알고리즘 이론)1)알고리즘 이란?어떤 문제를 해결 ... 구현된 FPGA 시스템안으로 VHDL 코드 uploading 방법 소개 및 실제 구현 데모1주차 교육 일정은 ‘간단한 덧셈기 VHDL 코드 생성’ 하고 FPGA 업로딩 방법에 대하 ... 였다.3) 3주차- 우리가 선택한 알고리즘에 대하여 구두테스트를 진행 하였다.- 완성한 VHDL코드를 Quartus 프로그램을 이용하여 FPGA board에 Uploading

리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
판매자 표지

SK하이닉스 IT직무 자소서, 자기소개서

를 하기 로 했습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. 하지만 마감일까지 완성을 못했습니다. 실패의 요인 중 하나는 주어진 교육용 FPGA 키트 ... 생 3학년 1학기 때 저는 코딩하는 게 재밌었고, 전공에 자신 있었습니다. 하지만 저에게 슬럼프가 왔습니다. 임베디드 시스템 수업과 디지털합성설계 수업. 이 두 과목은 모두 VHDL ... 로 FPGA를 설계하는 수업 이였습니다. 처음에는 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우는 언어는 곧 잘 이해를 하

자기소개서 | 4페이지 | 6,000원 | 등록일 2017.10.23 | 수정일 2018.05.18

다운로드 장바구니
VHDL - 디지털 스톱워치(Digital Stop Watch) 프로젝트

- - - - - - - - - - - - - - - - - 4 page- VHDL Source/Waveform - - - - - - - - - - - - - - - - -5 ... 있을 것이고, 이를 통해 학기 동안 배웠던 VHDL 문법을 복습하고, 나아가 더 복잡한 구조를 해석하고 설계할 수 있는 능력을 기를 수 있으며 키트의 세그먼트 활용과 클락 신호 ... 를 다루는 능력을 기를 수 있을 것이다.2. 프로젝트 목표- VHDL에 프로그램을 작성하여 다수의 7segment로 디지털 스톱워치를 만들 수 있다.4. 프로젝트 설명▼ 프로젝트 소개

리포트 | 19페이지 | 2,000원 | 등록일 2011.03.01 | 수정일 2021.07.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1 ... , Register and SIPO, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.Flip-flop, Wikipedia.

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre

Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] Moore MachineAdd SourceSource CodeReset ... Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.State Machine, Wikipedia.

리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
[임베디드하드웨어]Xillinx및 VHDL기반의 숫자야구게임

임베디드하드웨어 시간에 했던 Xillinx툴 및 VHDL기반의 코딩언어를 이용한 숫자야구게임최종보고서 및 프로그램소스코드 및 발표자료 전부 포함입니다.

리포트 | 3,000원 | 등록일 2016.10.29 | 수정일 2016.11.01

다운로드 장바구니
판매자 표지

2017 상반기 포스코ICT 채용형인턴 연구개발 자기소개서

하는 게 재밌었고, 여러 가지 센서를 제어 해보는 것도 재밌었습니다. 하지만 실패를 맛 본 건 VHDL로 FPGA를 설계하는 수업 이였습니다. 처음 배우는 언어는 곧 잘 이해를 하 ... , 신호 및 시스템, 프로그래밍, 운영체제, 기초회로설계, FPGA 디지털 설계 등 하드웨어와 소프트웨어를 골고루 학습하였습니다. 4학년 때에는 수업시간에 배운 내용을 기초로 정보 ... 들 이였습니다. 3학년 때에는 드론에 관한 프로젝트를 하였고, 4학년 때에는 FPGA와 라즈베리파이를 이용하여 지능형 자동차를 만드는 프로젝트를 하였고, 공모전에 참가하였습니다.이론

자기소개서 | 7페이지 | 5,000원 | 등록일 2017.02.10 | 수정일 2017.03.01

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre

Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] 3 * 8 Decoder 설계Add SourceSource Code모듈을 지정해주고, 사용할 Input 및 ... , Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
01 논리회로설계실험 예비보고서(And,or gate)

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표VHDL을 이용하여 AND gate와 OR gate를 설계한다.각 게이트를 설계 할 때, 동작적 모델링 ... 과 자료 흐름 모델링을 이용한다.2. 예비 이론(1) CPLD, FPGA란?- CPLD(complex programmable logic device)PLD(programmable ... 에 내장된 소자- FPGA(field programmable gate array)산업 현장에서 엔지니어가 직접 디바이스를 프로그래밍하여 설계한 회로를 반도체 칩 상에 구현할 수 있

리포트 | 8페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
BCD to EX3 Code Converter

을 작성하고, 각각 스케메틱과 VHDL로 설계한다.2. formulationTruth TableDecimal DigitInputOutputBCDExcess-3ABCDWXYZ0 ... W, X, Y, Z )5. verification6. Xilinx FPGA(1) synthesis(2) implementation(3) timing simulation(4 ... ) generate programming(bit) file(5) download bit file(6) 동작 확인7. VHDL Codelibrary IEEE;use IEEE.STD_LOGIC

리포트 | 8페이지 | 5,000원 | 등록일 2009.05.27

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기