"VHDL로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA FPGA 게임 vhdl fpga 시계 FPGA 사칙연산 verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL로 FPGA" 검색결과 221-240 / 295건

논리회로실험 2014 Digital clock

1. Purpose 1) 4MHz의 오실레이터 clock을 분주하여, 시, 분, 초를 나타내는 디지털 시계를 설계한다.2) RoV-Lab 3000을 이용하여 회로 설계를 검증한다.2. Background이번 실험은 4MHz의 오실레이터 clock을 분주하여, 디지털 시..

리포트 | 11페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
[verilog]BCD 덧셈기와 Finite state machine을 사용하는 간단한 게임기 설계

●BCD 1자리는 4비트로 구성되기 때문에 입력 값을 4비트로 받는다.●BCD 1자리와 1자리를 더해서 캐리가 발생하면 cout에 저장한다.●보정 여부를 결정하기 위해서 덧셈의 임시 저장 값(sum_temp)을 5비트로 지정하였다.●덧셈을 하여 9가 넘으면 6을 더해서..

리포트 | 17페이지 | 5,000원 | 등록일 2013.12.26 | 수정일 2023.03.10

다운로드 장바구니
결과보고서 #10 - 순차회로 설계 (FSM)

(FSM)1. 실험 목표순차회로의 일종인 FSM의 일종인 밀리머신과 무어머신의 개념을 이해하고 이를 이용해 실생활에서 쓰이는 자판기를 VHDL 코드를 이용하여 설계해볼 수 있다.2 ... . 실험 결과- 실험 1. 아래 상태도와 같은 자판기 알고리즘을 VHDL을 이용해 설계한다.(1) 소스코드library IEEE;use IEEE.STD_LOGIC_1164.ALL

리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
임베디드 stopwatch

임베디드 관련 자료로서 FPGA로 stop watch 를 구현한 vhdl 프로젝트이다.

리포트 | 3,000원 | 등록일 2005.07.10

다운로드 장바구니
FPGA DE2보드를 이용해서 디지털시계만들기 (시계, 알람, 스톱워치기능 포함 )

FPGA설계로 디지털시계를 구현하고, 그에 알맞은 스톱워치기능, 알림기능, 시간설정기능을 16 x 2 character LCD표시소자로 나타낸다.디지털시계- 디지털시계의 기능

리포트 | 3,000원 | 등록일 2014.12.30

다운로드 장바구니
vhdl 을 이용하여 만든 스탑워치 소스

u4 : cnt_one2six port map(clk => clk_1khz, reset => reset, value => tmp_value); u5 : mux_ctrl port map(sel ..

리포트 | 5페이지 | 5,000원 | 등록일 2006.12.22

다운로드 장바구니
VHDL

1. VHDL이란-VHDL이란 VHSIC Hardware Description Language의 약자로 반도체 회로 설계용 언어-VHDL은 Word Processor처럼 회로 ... 성? 급격한 설계 방식의 변화 요구? 최적화 도구의 지원 필요? 비효율적 회로의 생성 가능성1.1. VHDL의 역사연 도내 용비 고1985DoD (미국방성)의 VHSIC (Very ... High Speed IC) 개발 계획의 일환으로 탄생보고서 수준1986Vantage에서 VHDL Simulator 상용 제품 출시Simulation 시작1987Synopsys

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.11

다운로드 장바구니
[토끼] BCD to EX-3 code converter (combinational circuit)

ode로 변환하는 조합회로를 설계하는 실습으로, schematic diagram 을 그려서 또 하드웨어를 HDL로 기술하여 simulation 으로 검증하고 FPGA 에 구현 ... and VHDL< AND gate 와 OR gate 를 사용한 회로도 >먼저 책에 나온 대로 AND게이트와 OR게이트만 사용하여 가장 기본적인 회로도를 그려보았다. 그리고 밑 ... 최종 구현 회로도 >최종적으로 최적화 시킨 회로이다.불필요한 인버터를 모두 줄이고 필요한 게이트만 위치시켰다.< VHDL BCD_EX3 code >LIBRARY IEEE; USE

리포트 | 7페이지 | 5,000원 | 등록일 2011.04.10 | 수정일 2020.07.16

다운로드 장바구니
xilinx를 이용한 FPGA실습

14주차 과제FPGA 실습1. 설계 배경 및 목표• RoV-Lab 3000을 이용하여 FPGA를 실습한다. • RoV-Lab 3000의 사용법을 숙지하고 구조와 각 부분별 역할 ... 자가 push버튼을 누르게 되면 count가 하나씩 증가하도록 process문을 작성3. 설계 내용 및 방법2. LED 예제2(1) FPGA의 클럭에 따라 일정 시간 간격으로 LED에 켜진 ... 불이 오른쪽에서 왼쪽으로 이동하도록 설계FPGA_RSTB와 FPGA_CLK를 input port, LED를 output port로 entity 선언RESET기능과 clock

리포트 | 13페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
FPGA 트레이닝키트 사용 (결과보고서)

1. Introduction-state the problem what you solved(a brief summary)>>FPGA란?FPGA(field programmable ... , NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식 ... 으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있다.프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자

리포트 | 8페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

1. Introduction-state the problem what you solved(a brief summary)>>FSM이란?[컴퓨터] ①가질 수 있는 상태의 수가 유한한 기계. 현재의 컴퓨터는 이 유한 상태 기계에 속한다.②유한 개의 상태와 이런 상태들 간의 ..

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
PreLab> Usage of XilinxISE on Spartan-3 프리렙 스파르탄 3 보드에서 자일링스 사용법

. Xilinx ISE 와 Spartan - 3 board 의 일반적인 사용법A. Xilinx ISE의 정의B. Xilinx ISE에서 사용하는 VHDL 언어C. Xilinx ISE 9.2i ... 설치하는 방법D. Xilinx ISE 9.2i 시작 및 주요기능 사용법 설명ㄱ. 프로젝트 생성 하는 법ㄴ. VHDL Source Code 작성하는 법ㄷ. Functional ... ) 실험 목적2) 실험에 필요한 기본 이론3) 실험 순서A. Project 생성후 New Source Wizard 설정B. VHDL coding 후 SAVE 및 Syntax c

리포트 | 18페이지 | 2,000원 | 등록일 2009.01.02

다운로드 장바구니
[디지털공학]VHDL을 이용한 신호등구현

(2) VHDL 소스 코드library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD ... ; Yb : out bit; Rb : out bit)(6) 설계과정에서 발생한 문제 및 해결과정처음 VHDL Coding 당시에는 state

리포트 | 5페이지 | 5,000원 | 등록일 2005.07.11

다운로드 장바구니
Altera FPGA 와 Max+2 를 이용한 알람 기능의 디지털 시계 설계 및 구현

- inc_DSP_indicator : Chagne_mode가 변경시키는 모드 신호를 참조하여 해당 시그널의 정보를 할당하여준다. 여기서는 하나의 segment 점멸정보를 8bit의 Com신호의 설정상태를 확인하여 해당 7segment 활성화 하여 숫자를 Display..

리포트 | 41페이지 | 2,500원 | 등록일 2007.03.29

다운로드 장바구니
현대HDS 합격 자소서

로 저는 시스템 분야에 큰 관심을 가지게 되었고 이 분야에서의 경험을 큰 힘으로 여기고 있습니다.또한 OOAD 기반 소프트웨어 설계, 컴파일러 작성, VHDL을 통한 FPGA 회로

자기소개서 | 2페이지 | 3,000원 | 등록일 2013.07.20 | 수정일 2015.02.14

다운로드 장바구니
2-port OR gate

; ( 참고 문헌 : ISE를 이용한 VHDL 및 FPGA 실습, 이준성 외 3인 공저, 2008년, 북스힐)3. 설계 내용 및 방법Textfile 생성 Xlinx ISE 9.2i 파일 ... 2주차 과제1. 설계 배경 및 목표이론적으로 배운 기본적인 VHDL의 개요를 알고 VHDL 프로그램 (Xilinx ISE, ModelSim XE)의 사용법을 습득한다. 2 ... 을 실행하여 project명을 정해주고 파일을 실행한다. 실행 후 logic 설정은 프린트물처럼 설정해주고, VHDL Module로 소스를 생성한다. 실험이 2port Or

리포트 | 17페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
VHDL을 이용한 IR리모컨 구현및 시뮬레이션과 데모

)요 약IR 리모컨 송신부의 동작 원리를 이해하고 VHDL 코드를 이용하여 이를 작성한다.주어진 키트를 이용하여, FPGA에 프로그래밍하여 송신 회로를 완성한다.버튼을 눌러 수신기 ... ) Control Signals다. IN putout put3. HBE-DTK-BASE 포팅가. 키트소개나. HBE-DTK-BASE 포팅 및 PIN 할당Ⅲ. 실험1. VHDL Code ... 가 제작할 리모컨은 TC9012로써 삼성전자 TV 제품에서 사용되는 포맷 형식이다.이 포맷 형식을 이해하고 최종적인 목표는 VHDL코드로 이 포맷형식을 구현하고 키트에 프로그래밍 하

리포트 | 11페이지 | 4,000원 | 등록일 2010.12.27

다운로드 장바구니
vhdl을 이용한 디지털시계+스탑워치 설계

기능시계 Run/Set 모드 - 모드 변경키를 이용하여 Run/Set 모드 변경 가능날짜 Run/Set 모드 - 날짜 모드 진입 후 최초 Run 모드 - Key[2]를 누르면 Set모드 진입, 계속 누를 시 다시 Run모드 - 각각의 월에 따른 일 지원(..

리포트 | 13페이지 | 무료 | 등록일 2012.06.28 | 수정일 2018.05.29

다운로드 장바구니
VHDL The Usage of Xilinx ISE on Spartan-3(자일링스 초기 사용법 입니다.)

에서는 Xilinx ISE 9.2i 프로그램과 Spartan-3 board의 사용방법을 몸에 익히는 데에 목적이 있다. 우리는 VHDL을 이용한 디지털 회로 설계를 관리하는 project ... 의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습의 전체적인 흐름을 파악하도록 한다. 즉 VHDL 코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계 ... 다.(3) Spartan-3 Board발전배경19년 전 Xilinx는 FPGA(Field Programmable Gate Array)를 최초로 출시하였다. FPGA의 개념은 단순

리포트 | 19페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
HDL에 대한 조사

한 설계”는 한계가 있으므로, 보다 효율적인 설계 방법이 필요하게 되었다. 이 방법이 HDL로 설계하는 것이다.HDL의 종류에는 Verilog, VHDL, AHDL, JHDL, SFL ... 등 많은 종류가 있지만 실제로는 Verilog와 VHDL이 주로 사용된다. 특히 VHDL은 우수한 모델링 능력과 특정 기술이나 공정에 무관하게 사용할 수 있고, 회로의 문서화 ... 로 변환된다. 그러나 이러한 HDL과 소프트웨어 프로그래밍 언어의 차이는 점점 모호해지고 있다.4. HDL설계의 장점과 단점4.1 HDL설계의 장점(1) 설계의 효율화① FPGA

리포트 | 3페이지 | 3,000원 | 등록일 2008.04.03 | 수정일 2017.03.21

다운로드 장바구니

이전10개 6 7 8 9 10 111213 14 15 다음10개

파워링크

신청하기