"VHDL로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA FPGA 게임 vhdl fpga 시계 FPGA 사칙연산 verilog

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL로 FPGA" 검색결과 181-200 / 295건

판매자 표지

KB생명보험 디지털ICT직 자기소개서, 자소서

고 있습니다.2.남들과 다른 나만의 생각으로 개인 및 조직을 변화시켜 본 경험을 작성하여 주시기 바랍니다.(500자)3학년 때, VHDL로 FPGA를 설계하는 수업인 임베디드 시스템

자기소개서 | 5페이지 | 6,000원 | 등록일 2018.03.29 | 수정일 2018.05.18

다운로드 장바구니
아주대 논리회로 vhdl Key Pad 자물쇠 과제[학점 A+]

4자리 비밀번호를 이용한 자물쇠문은 open 뿐 아니라 입력한 비밀번호의 오류여부 출력입력 : 4자리 비밀번호(4자리 digit, 각 자리는 4bit(3 downto 0)출력 : Door open 여부 1 bit(1: open, 0:Lock), 비밀번호 오류 여부 4 ..

리포트 | 12페이지 | 3,000원 | 등록일 2016.05.30 | 수정일 2016.06.02

다운로드 장바구니
논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항-LCD 모듈을 이용하여 학번, 이름을 다음과 같이 출력한다(313881)(313305)LCK!LTI?-조원의 학번 ... -LCD를 해야 한다. entity를 구성하고 Reset 버튼과 FPGA clock, lcd를 사용하기 위한 enable핀, RS, R/W를 위한 LCD_A핀, 데이터 전송을 위한 ... 와의 연결을 하는 부분을 잊지 말아야한다.소스를 코드로 올리기 위해 다음과 같은 작업을 해야한다. 일단 webpack을 실행시키고 VHDL module을 생성한다. 구성한 코드

리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
디시설 - 기본적인 디지털 논리회로 설계

결과 보고서( 기본적인 디지털 논리회로 설계 )제목기본적인 디지털 논리회로 설계실습 목적본 실습에서는 기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계 ... 화된 논리식을 HDL로 코딩하라. 이때 다음과 같이 Verilog 또는 VHDL 템플릿에 따라 설계한다.3. 설계한 HDL 코드를 컴파일하고 시뮬레이션한 결과를 Schematic ... 으로 설계했을 때와 비교하 라.- 2번에서 설계한 VHDL 코드를 컴파일하고 Vector Waveform File로 시뮬레이션한 결과- vwf 시뮬레이션 전에 Assignments

리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
판매자 표지

2017상반기 한전 KDN 전산직 자기소개서

였습니다. VHDL(VHSIC Hardware Description Language)로 FPGA(field-programmable gate array)를 설계하는 전공수업 이였는데 저희 ... 하여 규모가 큰 프로젝트를 하게 되었습니다. 한이음 ICT공모전에서는 멘토를 지정해주어서 매달 멘토에게 진행상황을 보고하고 여러 가지 활동을 하였습니다.작품 기능으로는 FPGA보드 ... 는 자동차 제어부가 되어 초음파 센서와 적외선 센서,모터 제어를 담당하고, 라즈베리파이는 카메라를 통해 이미지처리와 어플리케이션과 통신하고, FPGA보드와 신호를 주고받는 역할

자기소개서 | 4페이지 | 8,000원 | 등록일 2017.02.08 | 수정일 2017.10.03

다운로드 장바구니
디시설 - 인코더, 디코더 설계

와 디코더의 VHDL 코드 설계방법을 숙달한다.실습 내용실습 결과디코더- 디코더란?: n비트의 이진 코드를 최대2^{ n}가지의 정보로 바꿔주는 조합 논리회로로 다수의 입력신호로 서 ... 70001000*************000100010000001100010000100000010001010000010011000000010111000000011. VHDL 코드 ... 의 출력이,en=0 일 때 입력에 무관하게 ‘00000000’ 이 출력된다.논리형 벡터 선언- 이전에는 기본 논리 게이트를 VHDL로 설계할 때는 입력과 출력을 모두 비트 단위

리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
FPGA를 이용한 신호등구현

學士學位論文『FPGA를 이용한 신호등 구현』指導敎授 정 원 기全州大學校情報通信工學金聖晩, 張玉峻2006 年 6 月 20 日전주대학교 정보통신과Ⅰ.서론반도체 ... . 만약 ASIC 제작시 한 번이라도 실수 한다면 많은 비용과 시간을 낭비하는 결과를 초래하게 되므로 디지털 시스템을 미리 FPGA(Field Programmable Gate ... Array)로 구현하여 로직을 점검한 후 ASIC의 제작 과정으로 들어가는 것이 여러 가지 위험 요소를 줄일 수 있는 장점이 있다.이러한 반도체 설계에 있어 필수적인 FPGA에 대한

리포트 | 52페이지 | 1,500원 | 등록일 2007.08.08

다운로드 장바구니
VHDL. 기본 논리게이트 설계하기

/FPGA를 설계할 때 추상도가 높은 레벨을 사용함으로써 어려운 논리식을 사용하지 않고 설계시간도 단축할 수 있다. 이번 실험에서는 AND, OR, XOR 기본 논리게이트를 설계 ... 고 사용할 수 있어야 한다.3. Implementation1) VHDL가) 주어진 조건에 따라 2. 1) 다)까지 VHDL Module을 수행한다. 회로 전체가 entity이고 ... , behavioral은 process문을 사용하기 위해 필요하다. architecture 의 begin 다음부터 사용자가 입력해야 한다. 출력 c_and 에는 a and b 연산을 수행하여 신호 대 입 해야 한다. 이를 VHDL 코드로 표현 하면 c_and

리포트 | 7페이지 | 1,000원 | 등록일 2007.07.18

다운로드 장바구니
[디지털회로]VHDL을 통한 자판기 구현 PPT

VHDL을 통한 자판기 구현그림 1 은 자판기(vending machine)의 블록도이다. 자판기(vending machine)는 6개의 키패드 스위치를 가지며 해당 키패드 ... 도3 VHDL 코드 설계library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity ... _vector(6 downto 0); begin3 VHDL 코드 설계case cnt is when 0 = seg_decode := 0111111 ; when 1 = seg_decode

리포트 | 18페이지 | 3,000원 | 등록일 2008.12.15

다운로드 장바구니
논리회로실험 설계 보고서

. FPGA board에 설계한 코드를 load한 후 회로로 구현하여 곱셈기의 동작을 눈으로 확인하여 본다.vhdl에 대한 기본적인 설명- HDL은 Text editor, Compiler ... , Synthesizer, Simulator, Test bench, Waveform editor로 구성된다. HDL의 기본적인 디자인 흐름은 다음과 같다.-VHDL의 특성1. 설계 ... 구조를 사용할 수 있다.4. 동시성, 타이밍 및 클럭킹은 모두 모델화될 수 있다. VHDL은 동기식뿐 아니라 비 동기식 순차 회로 구조도 처리한다.5. 한 설계에 대한 논리 연산

리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

다운로드 장바구니
판매자 표지

2016 삼성전자 DS부문 메모리사업부 자기소개서

었습니다.하지만 실패를 맛 본 건 임베디드 시스템 수업과 디지털합성설계 수업. 이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 ... 에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. 하지만 마감일까지 완성을 못했습니다. 실패의 요인 중 하나는 주어진 교육용 FPGA 키트의 기능을 다 쓰려고 하다 보니 너무 복잡 ... 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했지만, VHDL은 제가 생각한대로 되지 않았습니다. 하드웨어 언어는 c언어

자기소개서 | 4페이지 | 5,000원 | 등록일 2016.05.16 | 수정일 2017.02.28

다운로드 장바구니
판매자 표지

[VHDL,AVR]전자 오르간 피아노 quartus2 설계 프로젝트

프로젝트QUARTUS 2와 FPGA kit를 이용하여 자유연주와 저장이 가능한 전자 오르간을 구현.1. 자유 연주 기능2. 녹음 기능개선 사항1.Clk_div Block에서의 주파수 (Sampling) 증가2.Ram의 array 증가3.추가적인 switch 사용

리포트 | 13페이지 | 3,000원 | 등록일 2014.12.15 | 수정일 2021.07.08

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output ... 하고, Output을 LED에 연결하면 Input에 따라 어떤 결과값들이 나오는지 확인할 수 있다.▲ 2-to-4 Decoder의 VHDL code마찬가지로 VHDL code로도 동일 ... 한 Logic을 표현할 수 있다. VHDL code는 entity와 architecture 부분으로 나뉘어지는데, entity에서 Input, Output pin을 선언해주

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
디시설 - 전가산기, 전감산기 설계

에서 발생하는 빌림수를 고려해야 한다. 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전가산기, 전감산기 설계 과정을 통해 조합논리회로를 VHDL로 설계하는 방법에 대해 공부 ... 한다. 또한 이 실습을 통해서는 if~then~elsif~end if(VHDL) 형식과 다양한 방법으로 전가산기를 설계하는 법을 배울 수 있다.실습 내용실습 결과전가산기VHDL코드 ... 고, 컴파일러가 간소화하므로 설계 시간을 줄일 수 있으며 설계 과정에서 발생할 수 있는 오류도 그만큼 줄일 수 있다는 장점이 있다. 하지만 단순히 진리표를 VHDL 코드로 표현한다고 해도

리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
VHDL로 작성한 계산기의 소스 파일 입니다.

VHDL로 작성한 계산기 소스파일입니다. 4칙연산(더하기,빼기,곱하기,나누기)를 수행하여 4개의 7 segment에 출력하도록 합니다.어떤 분이 구매하시고 동작하지 않는다고 하시 ... -vhdl의 경우 c 와는 달리 다른 사람의 코드를 보고 이해하는 것이 쉽지 않습니다.저 또한 작성한지 좀 된 코드라 생각이 가물가물할수도 있구요.아무튼 구매하신분이 잘 이해가 안 ... ----------------------------------------------------------------이제 막 vhdl 시작했는데 어떻게 계산기 과제가 나와서 이렇게

리포트 | 30페이지 | 15,000원 | 등록일 2008.03.30 | 수정일 2024.10.01

다운로드 장바구니
VHDL을 이용한 전자키 프로젝트 결과 보고서

VHDL을 사용함으로써 VHDL 언어와 CPLD에 대한 이해도를 높이고, IC 칩으로만 이루어진 보드보다 CPLD를 사용한 보드의 필요성과 편리함을 알기 위함이다.3. 수행내용 및 ... -FPGA 보드와 외부 확장 보드의 연결을 위한 커넥터(Connecter)- VCC 5V : 확장 Pin 46번을 통하여 PXA255-FPGA에서 5V의 전원이 공급된다.- GND ... 면 입력되는 키 값은 ‘11111011’이 인코딩되어 들어온다.3.3.3 Clock 입력 제어- PXA255-FPGA는 33MHz의 Main Clock을 가지고 있다.- 시스템에서 시간

리포트 | 22페이지 | 2,500원 | 등록일 2007.06.10

다운로드 장바구니
디지털 시스템 설계 디지털 도어락 VHDL 레포트

버튼을 이용하여 모든 기능을 초기화 시킬 수 있다.VHDL 코드(스위치 디코더)VHDL 코드(비밀번호 입력)VHDL 코드(비밀번호가 맞을 때의 동작)VHDL 코드(비밀번호 ... 수정)VHDL 코드(비밀번호가 틀릴 때의 동작)VHDL 코드(Res 에 따른 LED출력)VHDL 코드(Seg 디코더)VHDL 코드(Seg 분할 및 출력)

리포트 | 25페이지 | 3,000원 | 등록일 2014.06.06

다운로드 장바구니
[11주차] LCD

에 대해 충분히 숙지한다. FPGA 검증기 내부의 LCD module을 이용하여 필요한 변수를 pin에 할당한 뒤, Character Generator ROM(CGROM)에 의해 ... 하고 microcontroller 나 FPGA로 인터페이스 하기 좋은 장치이다. 전압을 가하면 빛을 반사하는 액정의 광학적 성질을 이용하여 숫자, 문자 등을 표시하는 전자장치이다.그림 , 1line x ... , CGRAM의 주소를 지정할 때 사용한다.▣ 데이터를 쓰면 AC는 자동적으로 +1 이나 -1을 수행한다.2. Sources & Result. VHDL Source--------------

리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
스톱워치 vhdl 구현 보고서

3.vhdl 코드1)Clk_div1MHz -> 100Hz 로 분주하여 0.01 초 단위로 숫자가 카운트 될 수 있도록 설계한다.--clkdiv.vhdlibrary ieee;use

리포트 | 14페이지 | 2,000원 | 등록일 2013.12.24

다운로드 장바구니
[토끼] VHDL로 구현한 4 state 구현, Altera 보드로 LED2 상태로 시뮬레이션 및 확인

과제: 1) Model Sim에서 Simulation2) Synplify (RTL view)아래 그림의 상태도와 Block diagram을 참고하여 VHDL로 구현 및 합성

리포트 | 16페이지 | 3,000원 | 등록일 2013.01.17 | 수정일 2020.07.13

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기