"FPGA의 이해"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA fsm 현대모비스 r&d 하이닉스 설계 vhdl 성결대 논리회로 fpga 계산기 가온칩스

판매자 표지는 다운로드시 포함되지 않습니다.

"FPGA의 이해" 검색결과 141-160 / 346건

서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

적으로 FPGA Device Configuration의 동작을 확인하는 것이 목적이다.2. 배경 이론1) Xilinx ISE란?Xilinx ISE는 FPGA를 설계하기 위한 tool이 ... 다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.2) 본 실험에서 사용되는 논리회로(1) AND gateAND 게이트- 논리곱을 구현하는 기본 ... e)PAL과 FPGA의 복합성과 구조적 특성을 지닌 프로그래머블 논리 소자이다. 논리적 표준형 식과 더 특별한 연산을 실행하는 매크로셀이 포함되어 있고 비화발성 메모리이

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

egment의 동작 원리를 이해한다.3) Priority encoder의 동작 원리를 이해한다.4) FPGA와 VHDL을 이용한 회로의 구현 방식을 이해한다.2. 실험 결과 및 분석1 ... 디지털논리회로실험결과 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... ][그림 3][그림 3]의 timing diagram과 [표 1]의 진리표가 일치함을 알 수 있다.C. 퀴즈 2번의 결과를 VHDL로 설계하고 FPGA로 구현하여 동작 확인VHDL

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

있는 능력을 갖춘다.2) Mealy와 Moore state machine을 구분하고 각각의 특성을 이해한다.3) 비동기 counter의 동작을 분석한다.2. 관련 이론1 ... : 2-Input OR gate4. 실험 과정 및 예상 결과1) 중간고사 1-(a)번의 회로를 TTL과 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵 ... 출력이 0임을 확인할 수 있다.[표 2][그림 7][그림 8][그림 9]2) 퀴즈 1번의 회로를 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵을 각각

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[기초전자회로실험2] "Verilog Basic, FPGA / Shift register - FPGA" 결과보고서

1Result report Electronic Engineering기초전자회로실험Verilog Basic, FPGA / Shift register - FPGA자료는 실제 실험 ... Basic, FPGA② Shift register - FPGA2. 실험결과 및 사진FPGA에 Verilog로 입력한 Shift register Counter를 programing 한 이 ... _regVerilog for simulation3. 고찰실험에 앞서 FPGA의 구성과 동작원리를 알아보고 Verilog의 문법과 HDL에서의 CLK의 표현을 알아보고 기억소자인 F/F를 이용

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. 실험개요1) 4비트 곱셈기의 구조와 원리를 이해 ... 한다.2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다2. 퀴즈 답안지 및 정답-퀴즈 없음3. 실험노트-실험 노트 없음4. 실험 결과 및 분석1) 각자가 설계한 Block ... 을 Xilinx ISE로 합성하고, FPGA에 다운로드 한 후 동작을 검증한다. Full adderc1 -> carry input, c -> output에서의 carry실험 시 full

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

FPGA를 통한 검증 (NAND2, NOR2, XOR2)2. 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)2. 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다 ... 1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.② 4-bit Adder를 Verilog HDL을 이용하여 설계하고, FPGA를 통하여 검증하는 방법 ... 1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

한 Sequential Logic 설계2. 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field Programmable ... Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.FPGA (Field-Programmable Fate ... Array) BoardVivado Design Suite 2014.43. 실험장비 및 부품4. 관련이론- FPGA (Field-Programmable Fate Array)Basys3

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 및 예시② 1-bit Full Adder ... 와 Half Adder의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.③ 4-bit Adder를 Verilog HDL을 이용하여 설계

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment display에 대한 ... 이론 및 회로② Seven-segment display의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.③ Seven-segment

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

. 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field Programmable Gate Array(FPGA ... 1Preliminary report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 Sequential Logic 설계

)을 이해 하고 그 사용방법을 익힌다.2.Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC 를 검증 ... 하는 방법을 익힌다.실험 재료Digilent Nexys4 FPGA BoardVivado Design Suite 2014.4실험 이론1. FPGA이미 설계된 하드웨어를 반도체로 생산하기

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

FPGA Chip)4. 실험 방법[실습 1]: Two-input AND 게이트의 설계를 bit operators (비트 연산자)를 이용하여 디자인하고, 테스트 벤치를 이용 ... Behavioral Model을 우클릭 Run 하여 실행. 시뮬레이션 결과 확인.8) 시뮬레이션이 성공적으로 끝났으면 FPGA칩 프로그램을 계속 진행하기 위하여 다시 implementation ... 탭 클릭. UCF file을 만들어서 핀 할당.Run Implement Design이후 Generate Programming File 부터 run 하여 FPGA 칩을 프로그램

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1 ... . 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment ... display에 대한 이론 및 회로② Seven-segment display의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.③ Seven-segment

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 쉬프트레지스터 설계

실험 제목 : Verilog 언어를 이용한 쉬프트레지스터 설계실험 목표 1.Hardware Description Language(HDL)을 이해 하고 그 사용방법을 익힌다.2 ... .Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC 를 검증하는 방법을 익힌다.2. 시프트

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
[서평] 쉽게 읽는 하드웨어 & 소프트웨어의 원리와 구조

[서평] 쉽게 읽는 하드웨어 & 소프트웨어의 원리와 구조(MCU, 컴파일러, OS, FPGA까지)이재영, 한세경 저. 로드북 2013년 11월 20일 발행1. 이해컴퓨터 공부 ... 라도 이해를 했다. 검토를 요하는 회사는 FPGA는 앞에서 말한 IC다. 시스템의 칩을 보안 목적에 맞게 설계하여 부착하겠다는 복안인 듯 하다. FPGA에 대해서는 223쪽이 ... 다.FPGA의 상위개념이 PLD다. 컴퓨터는 하이어라키 즉 계층구조를 잘 이해하고 있어야 한다. 224쪽이다.FPGA에 코드를 넣기 위해서는 하드웨어 제조사의 코딩 언어를 써야 한다

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2017.12.27

다운로드 장바구니
논리회로설계실험 기본게이트설계 예비보고서

사용법과 작동 원리를 이해해 본다.예비 이론CPLD, FPGA란?CPLD는 복합 프로그래머블 논리 소자 (Complex Programmable Logic Device ... 게이트 어레이 (FPGA)와 Hyperlink "https://ko.wikipedia.org/wiki/%ED%94%84%EB%A1%9C%EA%B7%B8%EB%9E%98%EB%A8%B ... %BC램 할 수 있는 논리 요소의 차이다. CPLD가 수천 수만 개의 논리 게이트를 보유한다면, FPGA는 수만·수백만 개의 논리 게이트를 지원한다.CPLD, FPGA 사용 실례구글

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (10) Final Project

가 아닙니다. 주석이 없어서 어려울 수 있지만 가능한 소스코드를 이해하시는게 많은 도움이 되실 겁니다. 2018년 보고서 작성 당시에 주석을 달려고 했으나 양이 너무 방대해서 포기 ... Watchpost-lab reportⅠ. 서론11. 실험 목적본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. 이 디지털 시계는 [표 1]의 필수 동작과 선택 ... . Xilinx자일링스 사는 현장 프로그래머블 게이트 어레이(FPGA)로 알려진 리컨피규러블 하드웨어 IC 부분에서 가장 큰 개발업체이고 팹레스 제조업체이다. 자일링스는 소자를 유용

Non-Ai HUMAN
| 리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

다운로드 장바구니
논리회로실험 프로젝트 예비

1. 설계목표FPGA Kit에서 7 Segment 모듈과 Keypad 모듈을 이용하여 사칙연산 계산기를 만들 수 있다.2. 요구사항에 대한 분석 및 해결방안6자리 숫자를 사칙 ... 하였다. 단, 해당 코드는 이해를 돕기 위해 간략히 나타 내었고, 실제 프로젝트 진행 시에는 VHDL 문법에 맞게 수정해야 한다.

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2018.09.26

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기