• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(4,602)
  • 리포트(3,864)
  • 자기소개서(448)
  • 시험자료(163)
  • 방송통신대(79)
  • 논문(23)
  • 서식(17)
  • 이력서(4)
  • ppt테마(4)
판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계2" 검색결과 141-160 / 4,602건

  • 서울시립대 전전설2 Lab-02 결과리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ결과리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.191. 실험목적Xilinx ISE Design ... 적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정 ... 전자제품에 사용할 목적으로 설계된 비메모리 반도체 칩이다. 앞선 Lab-01에서 디지털 설계에는 두 가지 방법, standard logic IC와 ASIC가 있다고 배웠
    리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10
  • 서울시립대 전전설2 Lab-06 예비리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ예비리포트Lab-06 Sequential Logic 1작성일: 20.10.161. 실험목적Flip-flop, register, SIPO, counter 등 ... 다양한 순차회로를 behavioral modeling, module instantiation 등의 방식을 통해 설계하고 시뮬레이션 후 장비에서 동작을 테스트한다.2. 배경이론 및 ... 는 clock이 인가될 때마다 값을 증감하는 회로로 주파수 분주기, 타이밍 제어신호 생성 등에 활용된다. 동기식 계수기는 모든 플립플롭이 공통된 clock에 의해 작동되므로 설계
    리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10
  • 서울시립대 전전설2 Lab-06 결과리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ결과리포트Lab-06 Sequential Logic 1작성일: 20.11.011. 실험목적Flip-flop, register, SIPO, counter 등 ... 다양한 순차회로를 behavioral modeling, module instantiation 등의 방식을 통해 설계하고 시뮬레이션 후 장비에서 동작을 테스트한다.2. 배경이론 및 ... 는 clock이 인가될 때마다 값을 증감하는 회로로 주파수 분주기, 타이밍 제어신호 생성 등에 활용된다. 동기식 계수기는 모든 플립플롭이 공통된 clock에 의해 작동되므로 설계
    리포트 | 21페이지 | 1,500원 | 등록일 2021.09.10
  • 서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ예비리포트Lab-03 Basic Gates in Verilog작성일: 20.09.201. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... 자, gate primitive, behavioral modeling 등 논리회로를 설계하는 다양한 방법론을 학습한다. 또한 시뮬레이션을 위한 테스트 벤치 작성방법을 익힌다.2 ... . 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL
    리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10
  • 서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ예비리포트Lab-02 Schematic Design with Logic Gates작성일: 20.09.131. 실험목적Xilinx ISE Design ... 적으로 FPGA Device configuration을 통해 동작을 확인하여 설계 능력을 함양한다.2. 배경이론 및 사전조사ASIC은 Application Specific IC의 약자로 특정 ... 전자제품에 사용할 목적으로 설계된 비메모리 반도체 칩이다. 앞선 Lab-01에서 디지털 설계에는 두 가지 방법, standard logic IC와 ASIC가 있다고 배웠
    리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10
  • 현대자동차 PT면접(1차면접) 최종합격본
    포지셔닝 및 설명 기초전자회로 전자회로 전기회로설계실습 전자회로설계실습 객체지향프로그래밍 운영체제 마이크로컴퓨터시스템 회로설계 디지털시스템설계 마이크로프로세서응용실습 확률변수론 자동 ... 마인드키워드 열정 글로벌 마인드 협력 도전 1 3 2 4 얼굴 사진이수 전공 과목 포지셔닝 맵 전공심화 전공필수 전공 매우높음 보통 회로이론 기초전자회로 전자기학 전기수학 신호및 ... 시스템 물리전자 공학 설계입문 객체지향 프로그래밍 전자회로 전자회로 설계실습 반도체공학 운영체제 자동제어 통신공학 회로설계 전기회로 설계실습 아날로그및디지털회로설계실습 (B0
    ppt테마 | 13페이지 | 19,000원 | 등록일 2023.06.02 | 수정일 2023.08.24
  • 서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ결과리포트Lab-04 Combinational Logic-1작성일: 20.10.101. 실험목적Verilog HDL을 사용해 비교기 등 ... 을 함양한다. 또한 Combinational logic을 설계할 때 behavioral modeling 방식을 이용해 always 구문을 사용하는 능력을 기른다.2. 배경이론 및 ... adder 설계 및 검증1. ‘lab4_full_adder’라는 이름의 project를 만든다.2. new source로 verilog module file ‘half_adder.v
    리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10
  • 서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ결과리포트Lab-03 Basic Gates in Verilog작성일: 20.10.021. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... 자, gate primitive, behavioral modeling 등 논리회로를 설계하는 다양한 방법론을 학습한다. 또한 시뮬레이션을 위한 테스트 벤치 작성방법을 익힌다.2 ... 적으로 확인한다.[실습 2] 위의 과정을 Gate Primitive를 이용하여 2-input AND 게이트 설계를 진행하시오.[실습 2]부터는 모듈 작성 이후 시뮬레이션 및 c
    리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10
  • 서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ결과리포트Lab-01 Design with TTL gates작성일: 20.09.131. 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR ... gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응 ... 화하여 신호를 전달하므로 주변 잡음에 의한 데이터 변형의 가능성도 상당히 적다.디지털 설계의 방식에는 크게 두 가지가 있다. 먼저, Standard logic IC를 이용하는 경우 비교
    리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10
  • [PPT] 한눈에 들어오는 깔끔한 대학 / 취업 용 포트폴리오 양식
    . . . . . 역량 검사에 대한 상세 내용 . . 805 적성 검사로 보 는 나 의 유형 나는 , 컴퓨터 공학자에 어울리는 사람일까 ? 그림 5) 직업 적성검사 결과 각종 전기 , 전자 관련 ... 제조업체 , 전기공사 , 통신업체 , 건설회사 , 전력 및 설비제조업체 , 전자기기 설계 및 제조 업체 , 음향기기 , 화상기기 , 유 무선 통신장비업 .. 외 다수 전자제어 ... 계측 기술자 , 전력 전기공학 기술자 , 전기공사 기술자 , 전기제어 기술자 , 전기안전 기술자 , 도체설계 기술자 , 전자제품 개발 설계기술자 , 전자 부품 .. 외 다수 직업
    ppt테마 | 16페이지 | 3,000원 | 등록일 2022.01.07 | 수정일 2023.06.16
  • [PPT] 한눈에 들어오는 깔끔한 대학 / 취업 용 포트폴리오 양식 (프로젝트 관련)
    공학부 이수교과과정 로드 맵 전기회로 및 실험 전자회로 및 실험 자동화 회로 실 무 전력전자회로 실 험 제도 및 CAD 3 차원 CAD 디지털 논리회 로 컴퓨터 프로그래밍 E ... 으로 사용4-1 교과목프로젝트 헤드폰 만들기 그림 1) 헤드폰 설계 마인드맵 그림 2) 아이디어 회의 꼼꼼한 기획설계를 통해 완성도를 높임4-2 교과목프로젝트 헤드폰 만들기 이어폰 연장 ... 개발로 돈 벌기 전공자격증 취득 전국 배낭여행하기 인디게임 페스티벌 참가하기 스타트업 업체 방문하기1 학년 1 학기 1 학년 2 학기 2 학년 1 학기 2 학년 2 학기 컴퓨 터
    ppt테마 | 10페이지 | 1,500원 | 등록일 2022.01.11 | 수정일 2022.01.16
  • 전전설2 final project 쉬운 코드 [2020년 최신, A+, 디지털시계, 5가지 기능]
    때는 현재 시간 출력- BUTTON SW (실제 콤보박스의 BUTTON SW 상하좌우와 동일하다고 했을 때)1: HOUR UP2: MINUTE UP3: SECOND UP4
    리포트 | 5페이지 | 4,000원 | 등록일 2021.11.23
  • 전자전기컴퓨터설계실험3 - 예비레포트 - 실험02_ RC Circuit (A+)
    . Materials (Equipment, Devices) of this Lab(1) Computer & Pspice program : 1 ea.(2) Function Generator ... generator : 1 ea.(라) Computer & Pspice program : 1 ea.(2) 실험에 필요한 소자 목록을 작성하시오.(가) 만능 기판(나) Resistor ... Pre-Lab Report- Title: Lab#2_RC Circuit -담당 교수담당 조교실 험 일학 번이 름목 차 TOC \o "1-3" \h \z \t "-0.레포트 초록
    리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29
  • 서울시립대 전전설3 final project 결과 보고서
    설계한다.그림 SEQ 그림 \* ARABIC 1. 설계할 회로또한 그림 1의 회로는 다음의 요구조건을 만족해야 한다.본 교과목에서 활용한 2N7000, uA741, 1N4004 ... 도록 설계한다.부하저항의 변화에도 voltage gain은 일정해야한다.(100Ω~5kΩ까지 변화 가능)Experiment Setup그림 SEQ 그림 \* ARABIC 2. 모의 실험 ... 에서의 회로와 실제 설계한 회로 비교 모습회로는 그림 2와 같이 구현하였으며 사용된 소자의 값은 아래와 같다.Resister(R), Capacitor(C) : 1kΩ, 가변저항100
    시험자료 | 11페이지 | 10,000원 | 등록일 2024.07.15
  • 서울시립대 전전설3 final project 예비 보고서
    설계한다.그림 1. 설계할 회로또한 그림 1의 회로는 다음의 요구조건을 만족해야 한다.본 교과목에서 활용한 2N7000, uA741, 1N4004, 저항 캐패시터, 인덕터, 가변저항 ... 에도 voltage gain은 일정해야한다.(100Ω~5kΩ까지 변화 가능)회로 설계전체 회로그림 2. 전체 회로Op amp를 활용한 반전 증폭기, Op amp와 Diode를 활용한 반파 정류 ... model에서의 voltage gain 식을 유도한 모습이다.식 (2)와 (3)은 finite Op amp voltage gain 식을 유도한 모습이다. 이 증폭회로를 앞서 설계
    시험자료 | 5페이지 | 3,000원 | 등록일 2024.07.15 | 수정일 2024.07.17
  • 서울시립대 전전설3 13주차 결과 보고서 MOSFET 4
    amplifier의 output resistance인 에 비해 상대적으로 작은 값이며 회로가 load resistance 값의 변화에 둔감해지게 되고 이는 실험2에서 설계한 회로에서도 마찬가지 ... 13주차 결과 보고서 : MOSFET 4000 (0000000000)Introduction :본 실험에서는 MOSFET을 이용하여 설계한 single-stage amplifier ... 회로들을 조합하여 multi-stage amplifier 회로를 설계하여 회로의 특성을 확인해본다. 추가적으로 예비보고서에서 simulation 해본 모의실험과 본 실험의 결과
    시험자료 | 8페이지 | 3,000원 | 등록일 2024.07.15 | 수정일 2024.07.17
  • 서울시립대 전전설3 13주차 예비 보고서 MOSFET4
    A. 예비 보고서1) Single-stage CS amplifiera) LTspice에서 2N7000의 spice model을 이용하여 Fig. 1의 single-stage CG ... , 이를 이용하여 a) 회로의 2개의 cutoff frequency와 bandwidth를 찾으세요.
    시험자료 | 13페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17
  • 서울시립대 전전설3 12주차 예비 보고서 MOSFET3
    parameters의 이론값을 도출하세요.b) 2N7000의 spice model을 이용하여 a)의 회로를 LTspice에서 구현하세요. (vsig는 크기가 100 mV이고 주파수 ... ) 항목의 회로에서 Fig. 8과 같이 Rsig = RG1 k RG2의 resistor를 추가하고, LTspice의 time-domain시뮬레이션을 통해 voltage gain ... Av를 구하세요.2) Source resistor를 포함하는 CS amplifiera) MOSFET의 source terminal에 RS = 50 Ω인 저항을 추가한 Fig. 9
    시험자료 | 11페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17
  • 서울시립대 전전설3 11주차 결과 보고서 MOSFET 2
    11주차 결과 보고서 : MOSFET(2)000 (0000000000)Introduction :본 실험에서는 MOSFET의 small-signal model을 이해하고, 이 ... 를 이용하여 amplifier의 일종인 common-source amplifier를 설계해본다.Experiment Setup :그림 1. Parameter estimation을 위한 ... circuit실험 1의 회로는 그림 1과 같이 구현하였으며, 사용된 소자의 값은 아래와 같다.Resistor : 100ΩNMOS : 2N7000그림 2. Source resistor
    시험자료 | 8페이지 | 3,000원 | 등록일 2024.07.15 | 수정일 2024.07.17
  • 서울시립대 전전설3 10주차 결과 보고서 MOSFET1
    시험자료 | 5페이지 | 2,000원 | 등록일 2024.07.15 | 수정일 2024.07.17
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 08일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:08 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감