• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(4,604)
  • 리포트(3,864)
  • 자기소개서(450)
  • 시험자료(163)
  • 방송통신대(79)
  • 논문(23)
  • 서식(17)
  • 이력서(4)
  • ppt테마(4)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 계산기 전전설1 전전설3 반도체 우선순위 인코더 시립대 논리회로 전자전기공학부 전전설2 프로젝트
판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계2" 검색결과 61-80 / 4,604건

  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)9주차결과
    하나인 verilog를 사용하여 combo의 LCD를 사용한다.2. 배경 지식(Essential Backgrounds for this Lab)가. LCD ControlCombo ... 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1MHz, 1kHz, 1 ... Hz의 오실레이터 클럭과 사용자가 임의의 주파수를 사용할 수 있는 User Clock으로 구성된다.2. Methods가. 모델링 시작1. HDL project를 생성새 프로젝트
    리포트 | 23페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)3주차결과
    를 FPGA를 이용하여 구현한다. 또한 gate primitive modeling 과 behavioral modeling의 차이를 이해하고 설계한다.2. 배경 지식 ... (Essential Backgrounds for this Lab)가. HDL(Hardware description language)말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 ... 가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 시 영어
    리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)7주차예비
    Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... -ComboⅡClock으로 구성된다.2. Methods가. 모델링 시작1. HDL project를 생성새 프로젝트를 생성할 때 프로젝트의 종류를 설정해주어야 한다. HDL의 문법을 이용 ... 하여 원하는 게이트를 구현하기 위해서 project 파일을 HDL로 설정하여 생성한다.2. text file로 생성Project 파일과 마찬가지로 원하는 게이트를 그려서 구현하지 않
    리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)5주차결과
    (Results)1. 2비트 2:1 MUX를 설계하시오.코딩(text)// 2to1muxmodule two_one_mux(a,b,s,q);input [1:0] a,b;input ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential ... Backgrounds for this Lab)가. 디코더말 그대로 해독기를 의미한다. 임의의 입력 번호에 대응하는 출력만을 활성화 시키며 n비트 2진수 입력 신호를 2^n 개의 출력 신호로 변화
    리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)5주차예비
    (Results)1. 2비트 2:1 MUX를 설계하시오.코딩(text)// 2to1muxmodule two_one_mux(a,b,s,q);input [1:0] a,b;input s ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential ... Backgrounds for this Lab)가. 디코더말 그대로 해독기를 의미한다. 임의의 입력 번호에 대응하는 출력만을 활성화 시키며 n비트 2진수 입력 신호를 2^n 개의 출력
    리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    [전자전기컴퓨터설계실험1] [전전설1] 계측기 2 (오실로스코프, 함수발생기) 결과레포트
    계측기 2 (오실로스코프, 함수발생기)과 목 명전자전기컴퓨터설계실험 I학 과전자전기컴퓨터공학부학 번이 름실 험 일2016.3.17담 당 교 수담 당 조 교목차 TOC \o "1 ... . 일반적으로 전자적 신호의 특정 파형 관찰에 쓰이며, 시간에 따라 변화하는 신호를 주기적이고 반복적인 하나의 전압 형태로 파악할 수 있다.(2) 기본 계측기Function ... 446530317" 1.1 실험의 목적 PAGEREF _Toc446530317 \h 1 Hyperlink \l "_Toc446530318" 1.2 이론적 배경 PAGEREF _Toc
    리포트 | 14페이지 | 1,500원 | 등록일 2019.11.16
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습7 [결과레포트]
    Decoder 진리표_2Static 7-Segment 컨트롤러 설계그림 SEQ 그림 \* ARABIC 6 7-Segment DecoderDynamic 7-SegmentStatic 7 ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-6가. Purpose of this Lab ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-62. Materials & Methods (실험장비및재료
    리포트 | 20페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [예비레포트]
    셈과 방법이 같다.그림 SEQ 그림 \* ARABIC 3 2진수의 나눗셈연산회로 설계 : 반가산기 설계가산기 : 두 개 이상의 수를 입력하여 이들의 합을 출력하는 논리 회로반 가산 ... 기ABSC*************101반가산기 설계1. 프로젝트를 생성한다.2. Text File을 통해 Source를 작성함으로써 반가산기 로직을 설계한다.3. 올바른 컴파일 ... 설계1. 프로젝트를 생성한다.2. Text File을 통해 Source를 작성함으로써 전가산기 로직을 설계한다.3. 올바른 컴파일과 핀설정을 한다.4. 시뮬레이션을 통해 올바른 값
    리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [결과레포트]
    ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-4가. Purpose of this Lab ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-42. Materials & Methods (실험장비및재료 ... ‥‥‥‥‥‥16나. Studies from this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥166. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥17PreLab에서 설계
    리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습1 [결과레포트]
    Adder를 Schematic으로 설계하시오.(2) Procedure of the Lab 2.Lab 1에서 설계한 Half Adder를 아래 그림과 같이 Module Instance ... 설계 하였다. 기본적인 Xilinx 프로그램의 사용법을 숙지하고, 이를 확인하기 위해 Simulation을 컴퓨터 자체적으로 확인하며, 추가적으로 iMPACT기능을 통해 직접 ... 2013440043이름문범우목차‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-8가. Purpose of this Lab
    리포트 | 25페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [결과레포트]
    \* ARABIC 6 4비트 가산기4비트 가산기 설계1. 프로젝트를 생성한다.2. Text File을 통해 Source를 작성함으로써 전가산기 로직을 설계한다.3. 올바른 컴파일과 핀설정 ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-8가. Purpose of this Lab ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-82. Materials & Methods (실험장비및재료
    리포트 | 31페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3(전전설3)2주차결과
    \o "1-3" \h \z \u Hyperlink \l "_Toc414807352" Ⅰ. 실험목적2 Hyperlink \l "_Toc414807352" Ⅱ. 배경이론 및 지식2 ... " [1-2]5 Hyperlink \l "_Toc414807359" [1-3]6[2-1]8 Hyperlink \l "_Toc414807359" [2-2]9[2-3]11[2-4]13 ... Backgrounds for this Lab)■ RLC 회로RCL회로는 2차 회로로 band-pass filter와 band-rejection filter 의 기능을 수행한다.보통 다음과 같은 전달
    리포트 | 19페이지 | 2,000원 | 등록일 2017.02.09
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계 실험3(전전설3) 2주차 예비
    :목차Ⅰ. 실험목적 2Ⅱ. 배경이론 및 지식 2Ⅲ. 실험장비 및 재료와 실험방법 4Ⅳ. 사전보고서 5[1-1] 5[1-2] 6[1-3] 7[2-1] 7[2-2] 7[2-3] 7[2 ... -4] 7[2-5] 8[2-6] 9[3-1] 10[3-2] 10Ⅴ. 참고문헌 10Ⅰ. 실험 목적 (Purpose of this Lab)RLC회로를 통해 캐패시터와 인덕터라는 소자 ... this Lab)■ RLC 회로RCL회로는 2차 회로로 band-pass filter와 band-rejection filter 의 기능을 수행한다.보통 다음과 같은 전달함수
    리포트 | 11페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)6주차결과
    )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds ... 을 좀 더 쉽게 얘기하자면 클럭이 1이고 입력이 1인 경우만 출력을 1로 하고 나머지 조건들에서는 모두 0을 출력한다.마. 데이터 저장과 전송데이터는 0,1로 이루어진 2진법 ... 을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용
    리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)1주차결과
    로 즉, 트랜지스터와 트랜지스터를 조합한 논리 회로를 말한다. 일반적으로 5V 단일 전원의 집적 회로로 만들어졌다.2. OR Gate, XOR Gate■OR Gate: 입력 중 ... 하듯이 말 그대로 덧셈에 관한 회로라고 생각하면 쉽다. 반가산기의 경우 입력이 2개, 출력이 2개이다. 이는 두 2진수 더할 때 각각 맨 첫 자리 한 bit를 A,B 라고 볼 수 ... 의 반가산기로 이루어졌다. .반가산기를 살펴보면 두 2진수를 더할 때 각각 맨 첫 bit가 입력이라고 하였고 두 bit의 합의 결과가 S, carry 값이 C라고 하였다. 여기서 반
    리포트 | 14페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)6주차예비
    Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... 는 0,1로 이루어진 2진법으로 이루어져있다. 데이터는 레지스터라고 불리는 플립플롭 그룹에 저장되는데 이를 저장하기 위해 수행하는 동작을 데이터 전송이라고 한다. 레지스터는 정보 ... 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징
    리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)3주차예비
    를 구현하고 이를 FPGA를 이용하여 구현한다. 또한 gate primitive modeling 과 behavioral modeling의 차이를 이해하고 설계한다.2. 배경 지식 ... 에서 그 차이가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 ... (Essential Backgrounds for this Lab)가. HDL(Hardware description language)말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기
    리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)4주차예비
    Backgrounds for this Lab)가. 2의 보수컴퓨터에서 뺄셈을 인식하는 법은 다음과 같다. 예를 들어 2-2=0과 같은 뺄셈은 2+(-2)=0처럼 덧셈의 연산 ... 의 표현을 한다. 보수란 말 그대로 채워주는 수라 할 수 있는데 예를 들어 세 자리 십진수에서 1의 보수는 99라 할 수 있다. 컴퓨터의 경우 2진수를 사용하므로 예를 들어 네 자리 ... = 1A = 4'b1111 B= 4'b1111 EQ = 1Ⅳ. 토론 (Discussion)가. 감산기 모델링앞서 설계한 1bit 감산기는 2의 보수를 사용하여 가산을 방식을 취하
    리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)7주차결과
    하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1MHz, 1kHz, 1Hz의 오실레이터 클럭과 사용자가 임의의 주파수를 사용할 수 있는 User Clock으로 구성된다.2 ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential Backgrounds ... 해서 project 파일을 HDL로 설정하여 생성한다.2. text file로 생성Project 파일과 마찬가지로 원하는 게이트를 그려서 구현하지 않고 HDL을 이용하기 때문
    리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)9주차예비
    으로 HDL 중 하나인 verilog를 사용하여 combo의 LCD를 사용한다.2. 배경 지식(Essential Backgrounds for this Lab)가. LCD ... 번호를 설정해준다.핀 설정은 NET “소자이름” LOC = “P번호”;2. 기기와 연결 및 구동.Impact를 실행하고 프로그램을 해줘 기기와 연결을 하고 구동한다.Ⅲ. 실험결과 ... _onoff = 4'b0011,line1 = 4'b0100,line2 = 4'b0101,delay_t = 4'b0110,clear_disp = 4'b0111,cursor_ups
    리포트 | 28페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 09일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:10 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기