• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(4,601)
  • 리포트(3,863)
  • 자기소개서(448)
  • 시험자료(163)
  • 방송통신대(79)
  • 논문(23)
  • 서식(17)
  • 이력서(4)
  • ppt테마(4)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설2 계산기 전전설1 전전설3 반도체 우선순위 인코더 시립대 논리회로 전자전기공학부 전전설2 프로젝트
판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계2" 검색결과 41-60 / 4,601건

  • 자료 표지
    전자전기컴퓨터설계2 FinalProject [A+]
    ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 22 ... = 8'b10000000;end1 :beginLCD_RS = 1'b1;LCD_DATA = `C;end2 :beginLCD_RS = 1'b1;LCD_DATA = `A;end3 ... _DAT,Mth_1,`com,D_10,D_1};CLOCK2_TEXT = {`space,DAY_1,DAY_2,DAY_3,`space,AP,`M,`space,H_10,H_1,`col,M
    리포트 | 82페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (10) Final Project
    Final Project : Digital Watchpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 ... . Finite State Machine유한 상태 기계(finite-state machine, 이하 FSM)는 컴퓨터 프로그램과 전자 논리 회로를 설계하는 데 쓰이는 수학적 모델이 ... 1] 디지털 시계에서 구현할 기능2. 실험 이론2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술
    리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux
    Encoder and Muxpost-lab reportEncoder and Muxpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명 ... 모델링으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Encoder부호화(encoding)란 정보의 형태 ... 제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. Encoder (03)2.2. Decoder (03)2.3. Multiplexer (04)2
    리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator
    컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. Adder (03)2.1.1 ... 로 한다.전자 계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다. 입력 신호 전압의 덧셈을 출력하는 디지털 회로를 가산 ... 가 각각 n비트로 구성되었다면 적어도 이 회로의 입력 수는 2n개가 되며, 따라서 이 회로를 설계하기 위해서는 22n가지의 조합을 갖는 진리표를 작성하고 이로부터 간소화된 논리식
    리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전전설2 파이널 프로젝트 디지털시계 (전자전기컴퓨터설계2 실험 파이널 프로젝트)
    TIMEreg [4:0] HOUR;reg [5:0] MIN;reg [5:0] SEC;reg [2:0] DAY;reg [3:0] HOUR_ONE;reg [3:0] MIN_ONE;reg ... ,ENTRY_MODE = 4'b0010,DISP_ON_OFF = 4'b0011,LINE1 = 4'b0100,LINE2 = 4'b0101,LINE3 = 4'b0110,DELAY_T = 4 ... : if (CNT == 150) STATE = LINE1;LINE1 : if (CNT == 19) STATE = LINE2;LINE2 : if (CNT == 19) STATE
    리포트 | 73페이지 | 5,000원 | 등록일 2019.11.09
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab
    자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2 ... report2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 흔히 HDL이 ... Succeeded가나타난다.장비에서 동작을 확인한다.2.2. Adder반가산기를 Schematic으로 설계하고 Module Instance Symbol로 호출한다.호출한 반가산기를 이용하여 1
    리포트 | 28페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL
    Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... . 실험 이론2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 흔히 ... . 비트 단위 연산자를 사용하는 방법과 게이트 프리미티브를 사용하는 방법, 행위수준 모델링을 사용하는 방법으로 로직을 설계하고 이를 시뮬레이션하기 위한 테스트 벤치를 제작한다.2
    리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard
    설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론(03)2.1. TTL (03)2.2. OR Gate ... TTL Gates Lab on Breadboardpost-lab reportTTL Gates Lab on Breadboard(1주차)post-lab report과목명전자전기컴퓨터 ... 한 가산기를 필요로 한다. 전자 계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다. 입력신호 전압의 덧셈을 출력
    리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    [전자전기컴퓨터설계실험2] Verilog를 이용한 디지털 시계 (알람, 스탑워치, LED 기능 포함)
    _E, LCD_RS, LCD_RW, PIEZO;output [7:0] LCD_DATA, LED;wire LCD_E, PIEZO;reg LCD_RS, LCD_RW;reg [2:0 ... 0100, LINE2 = 4'b0101, DELAY_T = 4'b0110, CLEAR_DISP = 4'b0111; integer CNT, CNT_M;reg CLK_M;
    리포트 | 81페이지 | 5,000원 | 등록일 2020.09.07
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO
    실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. Combinational Logic (03)2 ... Flip-Flop and Register, SIPOpost-lab reportFlip-Flop and Register, SIPOpost-lab report과목명전자전기컴퓨터설계 ... 으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Combinational Logic디지털 회로 이론에서 조합
    리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control
    7-Segment and PIEZO Controlpost-lab report7-Segment and PIEZO Controlpost-lab report과목명전자전기컴퓨터설계실험2 ... 담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. 7-Segment (03)2.2 PIEZO (04 ... 으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. 7-Segment7-세그먼트 표시 장치(seven-segment
    리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 TTL gates Lab on Breadboard [결과레포트]
    2013440043이름문범우목차‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-8가. Purpose of this Lab ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-82. Materials ... 가산기그림 SEQ 그림 \* ARABIC 6 반가산기2진 신호(0, 1)에 대하여 2개의 입력과 2개의 출력을 가지고 출력 신호가 입력 신호에 대하여 다음 도표에 있는 회로. 이것
    리포트 | 21페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3 2주차 결과 보고서 Passive Filter(점수 9/10)
    Passive Filter학 과전자전기컴퓨터공학부실험일2018년도 1학기이 름서론실험 목적R, L, C로 구성된 circuit의 filter들의 magnitude and ... 2-1두 번째 실험은 Low Pass Filter에 새로운 저항을 추가한 회로, Figure 2-1과 같이 설계하여 진행하였다. 첫 번째 실험과 마찬가지로 R1은 226.7 ... Filter를 설계하여 실험을 진행하였다. 여기서는 저항을 R1=156Ω, R2=56Ω을 이용하여 Simulation을 진행하였다.Figure 4-2Figure 4-2는 저항
    리포트 | 6페이지 | 1,000원 | 등록일 2020.03.28 | 수정일 2020.03.31
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험1(전전설1) (2) 계측기2(오실로스코프, 함수 발생기)
    계측기2(오실로스코프, 함수 발생기)post-lab report계측기2(오실로스코프, 함수 발생기)post-lab report과목명전자전기컴퓨터설계실험1담당 교수전공 학부전자전기 ... 컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. 함수 발생기(Agilent 33220A) (03)2.2. 오실로스코프 ... (04)2.2.1. 오실로스코프의 개념 (04)2.2.2. 프로브 (04)2.2.3. 오실로스코프의 디스플레이 영역 (05)2.2.4. 디스플레이 화면 컨트롤 (06)2.2.5
    리포트 | 16페이지 | 2,000원 | 등록일 2019.05.18 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [예비레포트]
    . Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-8가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential ... Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-82. Materials & Methods (실험장비및재료와실험방법) ‥‥‥9가. 실험을통해구하 ... ) for this LabVerilog HDL 문법 : HDL 기반 설계의 장점설계 시간의 단축설계의 질 향상특정 설계기술이나 공정과 무관한 설계낮은 설계 비용표준 HDL 및 사용
    리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [결과레포트]
    ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-8가. Purpose of this Lab ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-82. Materials & Methods (실험장비및재료 ... ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥20Gate Primitive Modeling과 Behavioral Modeling을 이용하여 회로를 설계하고 각각의 Modeling방법에 대해 학습한다. 또한, Functional
    리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 TTL gates Lab on Breadboard [예비레포트]
    이름문범우목차1. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥ 2-8가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2 ... 나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-82. Materials & Methods (실험장비및재료와실험방법 ... 다. 만약 입력 중 어느 한 쪽이라도 참이 아니라면 AND 게이트의 결과 출력은 거짓이 된다.반가산기그림 SEQ 그림 \* ARABIC 6 반가산기2진 신호(0, 1)에 대하여 2
    리포트 | 17페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)2주차예비
    language)말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 특성을 기술하는 언어이다. 원하는 동작을 구현할 수도 있고 구조 또한 기술 가능하다. C 등등 ... Adder를 Schematic으로 설계하시오1. Schematic 시트를 생성Schematic 으로 새로운 프로젝트를 생성하고 Schematic 파일을 생성한다.2. 시트에 Half ... 로 호출하고1-bit Full Adder를 설계하시오.1. Tool – Symbol wizard를 실행실행 뒤에는 사용할 schematic을 설정하고 그 뒤 각각 사이즈를 설정한다.2
    리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)2주차결과
    language)말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 특성을 기술하는 언어이다. 원하는 동작을 구현할 수도 있고 구조 또한 기술 가능하다. C 등등의 다른 언어 ... 를 Schematic으로 설계하시오1. Schematic 시트를 생성Schematic 으로 새로운 프로젝트를 생성하고 Schematic 파일을 생성한다.2. 시트에 Half Adder ... -bit Full Adder를 설계하시오.1. Tool – Symbol wizard를 실행실행 뒤에는 사용할 schematic을 설정하고 그 뒤 각각 사이즈를 설정한다.2. Half
    리포트 | 15페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]
    ) Procedure of the Lab 1.Half Adder를 Schematic으로 설계하시오.(2) Procedure of the Lab 2.Lab 1에서 설계한 Half Adder를 아래 ... 2013440043이름문범우목차1. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-10가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2 ... 나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-102. Materials & Methods (실험장비및재료와실험
    리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 06일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:18 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기