"플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 jk 플립플롭 카운터 555타이머 비동기식 카운터 플립플롭 결과 디지털 논리회로 피스파이스 74ls76a 회로 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭" 검색결과 1,081-1,100 / 2,047건

실험6 예비보고서

으로 구성된다. 데이터 입력비트와 인버터가 레지스터로 전송을 실행한다. 전송펄스가 High가 되면 입력 비트가 1인 플립플롭 단 들은 Set되고 입력비트가 0인 플립플롭 단 ... 은 서로 다른 시간에 발생한다. 예를 들면 병렬 입력 데이터에서 단일 병렬 전송 펄스가 4개의 플립플롭 단, 레지스터로 전송된다. 마지막 시간에 4개의 시프트 펄스 열은 저장 ... 로 만들어진 링카운터의 구조와 동작원리에 대해 조사하라.위 회로도는 시프트레지스터를 JK 플립플롭으로 구현한 예이다. 초기조건을 가정하고 트리거 신호가 가해졌을때의 각 플립플롭의 동작

리포트 | 15페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
논리회로실험- 래치와 플립플랍 예비보고서

1. 실험목적- 여러 종류의 FLIP FLOP을 구성하여 그 특성과 동작을 알아본다.2. 실험이론- 플립플롭은 입력의 변화가 없으면 출력이 일정한 2진값을 유지하도록 동작 ... 되는 기억소자로서, 출력이 변화되는 시점에 따라 비동기식과 동기식 플립플롭으로 구분된다. 비동기식 플립플롭은 입력의 변화에 따라 출력도 변화될 수 있는 플립플롭을 말하며, 비동기식 플립 ... 플롭을 다르게 래치(latch)라고도 정의한다. 동기식 플립플롭은 입력이 아무리 변해도 동기신호가 출력을 변화시킬 지점이 아니면 출력의 변화가 일어나지 않는 플립플롭을 말한다. 동기

리포트 | 10페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
디지털 시스템실험, Verilog 코딩, 16X4 RAM(Random Access memory) 설계, FPGA보드 결과 포함

(Random Access Memory)를 설계한다.실험결과이번 실험에서는 플립플롭을 이용한 memory, 즉 RAM(Random Access Memory)를 coding하였다.code

리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05

다운로드 장바구니
pspice 기초와 활용 레포트

으로 OP-AMP종류별 다른 값을 가진다.16-10비동기식 카운터7476 JK플립플롭 4개를 사용한 MOD-10(10진) 카운터 로서 각 JK플립플롭의 출력이 다음 단의 클럭 입력인 ... 카운터를 리셋 하여 0에서 다시 1까지 카운터를 하게 하는 회로.16-11 동기식 카운터7476JK플립플롭의 4개를 사용한 MOD-10(10진)카운터로서 각 JK플립플롭의 출력 ... (DCBA의 순)출력 때 카운터를 리셋하여 0에서부터 다시 9까지 카운터를 하게 하는 회로.16-12시프터 레지스터7476 JK플립플롭을 사용한 4비트 직렬입력-병렬출력형 우이동 시프트

리포트 | 17페이지 | 1,000원 | 등록일 2013.08.07

다운로드 장바구니
실험7. 동기·비동기 계수회로

는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 서로 다른 클럭을 사용하는 형태로 구성 ... 된 모든 플립플롭들의 클럭단자가 하나의 공통클럭입력 CLK에 연결되어 있음을 볼 수 있다. 따라서 동기식 회로에서는 모든 플립플롭들이 동일한 시간에 자신의 상태를 변화시킨다. 반면 ... 그림 9-1(b)의 비동기식 카운터 회로를 보면 첫번째(맨우측) 플립플롭의 클럭단자는 CLK 입력에 연결되어 있고, 두번째 이후 플립플롭들의 클럭단자는 자신의 오른쪽에 있는 플립

리포트 | 5페이지 | 1,000원 | 등록일 2008.06.04

다운로드 장바구니
전자회로실험 실험9 dc 모터 속도 제어 및 측정 예비보고서 후반부

의 제어 등 그 응용분야가 대단히 넓은 회로이다. 플립플롭의 구동방식에 따라 비동기식 계수기와 동기식 계수기로 나뉜다.동기식 계수기는 장치를 구성하고 있는 모든 플립플롭이 하나의 공통 ... 된 클럭 신호에 의해 구동되는 장치를 의미하며, 모든 플립플롭이 같은 시간에 각자의 입력에 따라 자기 상태를 바꾼다. 이에 반해 비동기식 카운터는 첫 단의 플립플롭에 클럭 신호 ... 가 인가되어, 이 첫 단 플립플롭의 출력이 다음 단의 플립플롭을 트리거 시키도록 되어 있는 회로를 말하며, 클럭의 영향이 물결처럼 후단으로 파급된다는 뜻에서 ripple counter

리포트 | 6페이지 | 1,000원 | 등록일 2013.04.25

다운로드 장바구니
[예비]실험8. Counter

플립플롭의 출력이 뒤 플립플롭의 clock 입력으로 들어가는 비동기식 플립플롭이다. 앞 플립플롭은 clock 신호가 1에서 0으로 바뀔 때 반전될 것이고 뒤 플립플롭의 출력 변화 ... 는 앞 플립플롭의 출력이 1에서 0으로 내려갈 때 반전되므로 총 4개의 다른 출력 상태가 나타날 것이고 AND gate로 묶어준 각각의 출력상태를 수에 대응시키면 counting

리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
설계07. 전기기기 제어용 발진회로 설계 (예비레포트)

플립플롭을 들어가 반복 되는 것을 확인할 수 있다.단안정 회로는 555타이머를 사용해서 파형을 발진(High/low)시키며 짧은 시간에 스위치를 이용한 회로의 open/close ... 다. 최대 VCC 는 18 V 이하이며 최대 전력소모는 600 mW 이하로 제한된다.3) Output: 3번 단자는 출력단자로서 다른 회로에 연결된다. 이곳의 전압은 플립플롭의 조건 ... 한다. 커패시터의 전압이 2/3? VCC의 문턱전압 이상이 되면 COMP1는 상태를 바꾸게 되고 플립플롭을 리셋시켜 출력은 0 상태가 된다.6) Reset: 4번 단자는 플립플롭을 직접

리포트 | 10페이지 | 8,000원 | 등록일 2014.06.15 | 수정일 2020.04.26

다운로드 장바구니
[예비]실험9. RAM

로 채택하고 있다.SRAM은 전원이 공급되는 한 기억된 데이터가 지워지지 않는다. 플립플롭 방식의 메모리 셀을 가진 임의 접근 기억장치로서 전원 공급이 계속되는 한 저장된 내용을 계속 ... /Write input이 0일 때 플립플롭의 출력Q가 input값으로 변화하므로 데이터를 Write하고 있다고 볼 수 있다. 반대로 Read/Write input이 1일 때는 R ... 1을 5V에 연결했을 때는 위쪽 플립플롭에 데이터 1이 저장되고 OE0이 5V에 연결되면 플립플롭에 저장되어있던 데이터 1이 A의 출력 단으로 출력될 것이다. 역시 마찬가지로 ln

리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
Oscillator, Multivibrator, 발진기, Positive Feedback 결과 보고서

Multivibrator)플립플롭 회로라고도 부르며, 외부 신호에 변화가 없을 경우 두 출력이 각각 High, Low 상태를 유지하는 회로를 의미한다.위 회로에 입력에 변화가 없을 시 한

리포트 | 15페이지 | 3,000원 | 등록일 2019.09.21

다운로드 장바구니
디설언(디지털설계및 언어) 도어락 설계 프로젝트

이 필요한 부분 1) 잠금해제와 비밀번호 변경 부분에서 때때로 글리치 (glitch) 발생 수업시간에 배운 내용을 최대한 활용 하여 Datapath , 제어부 , 플립플롭 등의 모듈로 나누어 구조적인 설계및 결과를 도출{nameOfApplication=Show}

리포트 | 16페이지 | 1,000원 | 등록일 2014.01.01

다운로드 장바구니
디지털공학실험 10/e 18장 결과보고서 입니다.

NAND 게이트, 7474 2조 D플립플롭, 7493 A 2진 카운터, LED 2개저항 : 330Ω 2개, 1㏀ 2개6. 실험내용 및 결과1) 그림 18-2의 2비트 비동기 카운터 ... 를 구성하여라. 함수 발생기로부터 1Hz TTL 펄스를 플립플롭 A의 클럭으로 입력하고 두 LED의 시퀀스를 관찰하여라. 그 다음, 함수 발생기를 1kHz로 올리고 2-채널 오실로스코프 ... 다. 논리 값을 각 플립플롭의 다른 쪽 출력으로부터 읽을 경우, 그림 18-3의 회로와 같이 구성한다. 회로를 변경하고 각 단에서의 출력 파형을 살펴보아라. 타이밍 다이어그램을 그려라

리포트 | 6페이지 | 1,500원 | 등록일 2013.02.21

다운로드 장바구니
연산회로 예비보고서

할 레지스터(sum register)와 플립플롭(carry storage)을 가산기에 연결하면 곧 직렬 가산기 회로가 된다. 클럭 펄스가 들어올 때마다A`,``B가 한 비트씩 전가산기 ... 에 들어가며, 여기서 가산되어 나온 합은 레지스터에 저장되고 자리올림은 플립플롭에 일시 저장되었다가 다음 비트의 가산에 자리올림 입력으로 들어간다. 또 만일 여러 개의 입력을 가산

리포트 | 3페이지 | 1,000원 | 등록일 2015.12.20

다운로드 장바구니
디지털실험 11 예비 멀티 바이브레이터

가 트랜지스터를 on상태로 만들어 콘덴서에 충전된 전압을 방전시킨다. 비교기의 비반전 입력전압을 문턱전압이라 하고 반전 입력전압은 기준전압이 된다. SR플립플롭을 세트시켜서 on ... . 이것이 RS플립플롭을 리셋 시켜서, 출력 Q를 low로 만들고 트랜지스터를 차단시킨다. 콘덴서 C는 이제 저항 R을 통하여 충전되어 문턱전압이 증가한다. 결국 문턱전압은 기준전압 ... (+10V)보다 약간 크게 되고 비교기의 출력은 high로 되서 RS플립플롭을 세트시킨다. 이때 콘덴서의 양단 전압은 지수함수적으로 증가하고 Q출력에서 Positive 펄스

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털시계제작 프로젝트

※ 플립플롭의 동작과 종류순서논리 회로(Sequential logic circuit)는 현재의 입력 신호뿐만 아니라 일정 시간이 지난 후에 출력 신호의 일부가 입력으로 궤환 ... 되고 있다. 순서 논리 회로에는 플립플롭, 카운터, 레지스터 등이 있다. 순서 논리 회로의 블록도는 다음 그림 6-1과 같다.플립플롭(F/F: Flip-Flop)은 2진 부호 0 ... 또는 1을 기억하는 최서 기억 소자이다. 플립플롭은 입력 신호를 변경하지 않는다면 일단 기억된 정보는 계속 유지된다. 입력 신호 외에 출력에 영향을 주는 클록(Clock) 펄스

리포트 | 15페이지 | 5,000원 | 등록일 2008.09.19

다운로드 장바구니
멀티바이브레이터

가 입력안정과 비 안정 멀티바이브레이터이다.1. 555 타이머(The 555 Timer)555 타이머는 8번핀 IC에 포함된 스위칭 회로이다. 이런 IC는 두 개의 비교기, 플립플롭 ... 핀에서부터 순서대로 정해진다. 핀 번호는 741 OP-AMP의 핀 번호와 동일하다.칩 내부에는 두 개의 비교기 C_{ A} 와 C_{ B}, 한 개의 플립플롭(FF), 한 개

리포트 | 10페이지 | 1,000원 | 등록일 2017.01.26

다운로드 장바구니
전기전자공학

입력 신호에 따라 출력이 결정되는 회로이다.? 레지스터（플립플롭／래치）제어 신호에 따라 현재의 입력 신호가 저장되거나 이전의 입력 신호를 보관 유지하는 것이다.래치는 G입력 값 ... 이 1일 때 입력된 데이터를 출력한다. G신호가 계속 1이면 입력 신호가 그대로 출력 신호로 나온다.플립플롭은 클럭(CLK, CK 등으로 표기) 신호에 동기화되면서 입력 값(D, S ... , J 등)을 출력한다. 이 값들은 다음 클럭이 입력되기 전까지 보존된다.- D래치, D플립플롭- J-K플립플롭이용: (컴퓨터 내의 저장장치) 레지스터, 캐쉬, 주메모리, 디스크

리포트 | 6페이지 | 1,500원 | 등록일 2014.03.13

다운로드 장바구니
카운터를 이용한 시한폭탄.

)이진수의 이해 및 AND, OR, NOT 연산을 숙지.부울대수와 논리 간소화 및 카르노맵을 이용하여 논리회로를 간소화 시킴.7-segment의 동작원리를 숙지.조합 논리의 이해.에지-트리거 플립 플롭을 이해. D - 플립플롭을 사용하여 카운터의 동작을 이해.

리포트 | 11페이지 | 2,000원 | 등록일 2008.11.20

다운로드 장바구니
1비트비교기및플리플랍

원리를 이해하고 다양한 응용실험을 통하여 크기 비교기에 대한 응용력을 기른다.- SR, D및 JK플립플롭의 구성방법과 동작원리를 이해하고 D 및 JK 플립플롭의 실험을 통하여 플립 ... 면 1을 출력하는 Exclusive-OR 게이트를 사용하여 구성할 수 있다.2) 플립플롭에는 두 개의 안정된 출력이 있는데, 출력 Q는 플립플롭의 정상출력을, 출력bar{Q}는 반전 ... 출력을 나타낸다. 플립플롭이 HIGH상태이면 출렵Q=1,bar{Q}=0임을 나타내고, LOW상태이면 출력 Q=0,bar{Q}=1임을 나타낸다. 플립플롭은 출력상태를 결정하는 1개

리포트 | 9페이지 | 1,000원 | 등록일 2012.12.04

다운로드 장바구니
판매자 표지

컴퓨터구조 CPU설계 보고서

의 하드웨어 동작- IR의 연산 코드 부분이 디코드 된다.- 간접 비트가 플립플롭 I 에 전해진다.- 주소 부분은 AR로 전송된다.4) T3 에서의 마이크로 연산 : D를 해석

리포트 | 15페이지 | 3,000원 | 등록일 2020.01.01

다운로드 장바구니

이전10개 50 51 52 53 545556 57 58 59 다음10개

파워링크

신청하기