"플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

플립플롭 jk 플립플롭 카운터 555타이머 비동기식 카운터 플립플롭 결과 디지털 논리회로 피스파이스 74ls76a 회로 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭" 검색결과 1,141-1,160 / 2,047건

10비동기식 카운터 결과

회로의 천이표2. 고찰이번 실험은 4비트 이진 리플 카운터에 대해 알아보는 실험이었다. 리플 카운터는 별도의 외부 회로가 필요 없고 플립플롭만으로 구성된다. 다른 특징으로는 하위 ... 비트의 출력이 상위비트의 클럭으로 들어가는 것이 특징이다.디지털공학시간에 리플카운터는 실제로는 잘 쓰지 않는다고 배웠다. 그 이유는 모든 플립플롭의 클럭이 달라서(하위에서 상위 ... 로 전달되기 때문에) 한 플립플롭으로 넘어갈 때마다 그만큼의 딜레이가 생기고 출력도 한 번에 변하는 것이 아니라(LHHH에서 HLLL로 가는 경우) 몇 단계씩 거쳐서 가기 때문에 좋

리포트 | 2페이지 | 1,000원 | 등록일 2012.11.06

다운로드 장바구니
[디지털공학] "아날로그와 디지털, 샘플링, 부울대수, 드모르간의 법칙, 최소항, 최대항" 레포트

부분으로 구성되고, 기억소자 부분은 보통 플립플롭으로 구성되어 있다. 이와 같이 순차 논리회로는 출력이 현재의 입력뿐만 아니라 과거의 입력 상태까지 반영하게 되므로 순차 논리회로

리포트 | 10페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

다운로드 장바구니
Ch17. 시프트 카운터(Shift Counters)

의 최종 출력을 다시 입력에 귀환시 킨 일종의 순환 시프트 레지스터이다. 링 카운터는 항상 첫 번째 플립플롭의 출력 Q0를 1로, 나머지 플립플롭은 모두 0이 되게 preset ... 상태로 되돌아가서 Q0, Q1, Q2, Q3가 1000으로 되므로 링 카운터는 4까지 셀 수 있는 카운터인 셈이다.일반적으로 N개의 플립플롭으로 구성된 링 카운터는 N가지 출력상태 ... -1과 같다.표 17-1 링 카운터의 계수 동작표CP인가 수Q0Q1Q2Q*************01030001그림 17-1의 링 카운터는 플립플롭이 4개로 구성되어 있어 출력 주파수

리포트 | 4페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
결과 Counter

을 가지기 때문에 offset V를 2.5V 인가해주어 0 ~ 5.0V의 값을 가지도록 하였다. 높은 주파수에서는 펄스에 따른 플립플롭의 동작을 육안으로 관찰하기 힘들기 때문에 낮 ... 었다. 펄스를 인가한 뒤 LED를 관찰해 본 결과 펄스의 falling edge마다 단계적으로 다이오드의 이동을 볼 수 있었다. 두 번재 플립플롭의 출력 Q'(B')이 다시 첫 번째 플립 ... 수 있었다.[ 고찰 및 분석 ]이번주에 진행한 실험은 플립플롭 소자를 사용하여 수를 카운팅하는 논리회로를 구성해보는 것이었다. 첫 번째로 F/F소자를 2개 사용하여 회로를 구성

리포트 | 5페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
디지털논리회로 FINAL PROJECT - 공중전화

.7408AND과제(3)의 Phone Number 장치의 74192에서 나오는 특정한 Binary 코드(전화번호)만 JK플립플롭을 통과하도록 함 등.LED과제(3)과 과제5에서 코인이 세 ... 번호)만 JK플립플롭을 통과하도록 함 등.NE555과제(4)에서820 Ω, 6.8k Ω 저항100F 캐패시터와 함께 타이머를 구성함7476Flip-flop과제(3)의 Phone

리포트 | 10페이지 | 1,500원 | 등록일 2014.05.15 | 수정일 2014.06.03

다운로드 장바구니
충북대 전기전자공학 디지털실험 9장 예비보고서

실험 9. 플립플롭의 기능목 적1. 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.2. D, JK 플립플롭의 동작을 이해한다.원 리1. RS(Reset ... 적으로 edge-trigger flip flop은 게이트의 작은 delay차이를 이용하여 클럭 신호가 바뀔 때 의 입력만이 출력에 영향을 미치게 되어 있고 따라서 플립플롭의 setup ... 가 될 때까지 불안정 상태로 출력되는 것을 말한다. J=1, K=1을 입력하면 출력 Q=0에 클럭 펄스 1이 가해지면서플립플롭 회로는 전달 지연시간 후 출력이 Q=1로 나타난다. 그러나 클럭 펄스 지연시간

리포트 | 4페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
디지털실험 10 예비 4-Phase clock

의 위상이 겹치지 않는 것을 2상 클럭이라 한다. 2상클럭은 복잡한 클럭발생기와 분할회로를 쓰지 않고 플립플롭의 설계를 간단히 할 수 있다. 특히 주종 latch에 사용하는 것 ... 도 가능하며 이때는 첫 번째 클럭 C1에 의해 주 latch가 동작되고 종 latch는 두 번째 클럭위상 C2에 의해서 동작한다. 그리고 단일위상 플립플롭에서 필요한 모서리 검출

리포트 | 4페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
논리예비7 시프트 레지스터(Shift Register)

한다.2. 실험 준비- 74HC00 1개, 74HC76 3개, 74HC96 1개, LED 6개, 저항 3306개3. 실험 이론- 시프트 레지스터는 일련의 연결된 플립플롭으로써 잠정 ... : 정보가 병렬 형태로 모든 stage에 입력되고 마지막 stage로 정보를 한 비트 씩 이동시켜 직렬로 읽을 수 있다.< n비트 레지스터 => n개의 플립플롭 >- 회로입력 ... 1101이 클록 펄스에 따라서 들어가면 FF1~FF4는 0000 상태에서부터 1000-0100-1010-1101과 같이 변한다.< n비트 레지스터 => n개의 플립플롭 >- 공통의 클록

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

다운로드 장바구니
[공학기술]디지털공학개론

1. JK플립플롭 J,K 입력사이에 인버터를 넣어 D플립플롭을 만들수 있음을 보여라진리표JK플립플롭D 플립플롭Q Q J K D JK 플립플롭0 0 0 ? 00 1 1 ? 11 0 ... =(A,B,C,D)=∑{4,5,6,7} CD 00 01 11 1000 1 ?01 1 ?11 1 ?10 1 ?∴ A'4. 2비트 다운카운터를 설계하시오.이것은 두개의 플립플롭과 한개 ... 의 입력x를 가진 순차회로이다.x=0일때는 플립플롭의 상태가 변하지 않고 x=1일때는 11 -> 10 ->01 -> 00 ->11.....으로 상태가 전이합니다.상태전이도, 상태전이표

리포트 | 3페이지 | 1,000원 | 등록일 2007.06.05

다운로드 장바구니
디지털공학실험 10/e 22장 예비보고서 입니다. 저자 David.M.Buchla

: 74195 4비트 시프트 레지스터, 7400 4조 NAND 게이트, 7493A 카운터, 7474 D 플립플롭, 7486 4조 XOR,4조 DIP 스위치, LED 4개, 저항 ... 330Ω 4개, 1㏀ 6개, N.O 푸시버튼 2개4. 실험이론◎ 시프트 레지스터 : 플립플롭으로 구성되고, 디지털 시스템에서 데이터 전송과 저장에 관련된 응용 분야에 매우 중요 ... 연산→ 디지털 파형 발생기(a) 링카운터 : 각 순서의 상태에서 하나의 플립플롭을 사용한다. 이 카운터는 각 상태마다 각각의 출력이 있기 때문에 디코딩 게이트가 필요 없다는 장점

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.21

다운로드 장바구니
디지털공학실험 10/e 20장 결과보고서 입니다. 저자 David.M.Buchla

4. 실험 목표 : 선택 순서의 16 상태 동기 카운터 설계5. 실험 준비물 : 74LS76A 2조 J-K 플립플롭 2개, 74080 4조 AND 게이트 또는 실험자가 결정 ... *************010010110110100100000· J-K 플립플롭 전이표출력전이입력QNQN+1JNKN000X011X10X111X0⇒ 주어진 상태도 S0→S1→S3→S2→S6→S4에 대한 다음-상태표를 작성한다. 2개 ... 의 사용되지 않은 상태 S5, S7은 조기 설계시에는 작성하지 않고 카르노 맵 작성 이후 주 시퀀스로 복귀하는지 점검한다. 카르노맵 작성J-K 플립플롭에 대한 전이표출력전이입력

리포트 | 4페이지 | 1,000원 | 등록일 2013.02.21

다운로드 장바구니
CPU 설계 과제 (컴퓨터 구조 A+받은 자료)

되어 있다.① 16비트의 4096워드를 가진 메모리 장치② 9개의 레지스터: AR, PC, DR, AC, IR, OUTR, INPR, SC③ 7개의 플립플롭: I, S, E, R ... 는 KM62256A를 사용하였고, 레지스터는 74LS163을 사용한다.플립플롭은 D-FF는 7474 JK-FF는 7476을 사용하고, 디코더는 3X8 74138, 4X16 74154 ... D0에서 D7까지 디코딩된다. 15번째 비트는 I로 표시되는 플립플롭에 전송되며, 나머지 11비트들은 제어 논리 게이트로 연결된다.IR은 R'T1일 때 LD되고 R'T2

리포트 | 17페이지 | 4,000원 | 등록일 2015.01.27

다운로드 장바구니
실험7예비 Shift Register

면 Shift register는 여러 개의 플립플롭을 연결시켜 입력에 대한 출력이 연쇄적으로 연결되는 형태를 가진다. 입력되는 공통신호에 대해 그 값들이 변하게 되고 Shift 되는 기능 ... 의 플립플롭회로입력1101이 클록 펄스에 따라서 들어가면 FF1∼FF4는 0000상태에서부터 1000→0100→1010→1101과 같이 변화된다.3. 사용 부품- 74HC00, 74HC

리포트 | 7페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
레지스터 실험(결과)

필요한지 조사하여라.문제의 정의를 확실히 알 수는 없지만, n 개의 플립플롭으로 구성된 2진카운터는가지의 출력 상태를 가지지만 링 카운터는 n 가지의 출력상태를 가진다. 10가지 ... 의 출력 상태를 가지기 위해서는 10개의 플립플롭이 필요할 것이다.(4) 레지스터를 바르게 설명한 것은? ①① 여러개의 2진 신호를 일시적으로 기억하고 필요시 읽어내는 기억장치 ... ② 여러개의 2진 신호를 읽어내는데 사용하는 부하저항③ 플립플롭의 일종④ 2진 소자를 통칭(5) 다음에서 시프트 레지스터가 아닌 것은? ④① 직렬입력-직렬출력 레지스터② 직렬입력-병렬

리포트 | 5페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
순차회로 해석과 설계(결과)

고 문 헌9.조 원 의 견순차회로 해석과 설계(결과)김정환1, 김준성1, 이진혁11호서대학교 시스템제어공학과(S.N:2007)목 적이번 실험을 통해 플립플롭을 사용하여 구성 ... 1101 0 0111 0 1011 1 0111 1 101많은 디지털 회로들이 앞장에서 소개한 플립플롭들과 논리 게이트들로 구성된다. 이 장에서는 플립플롭과 논리 게이트들로 구성된 순차 ... 회로를 해석하는 방법과 이들을 설계하는 방법을 알아본다. 또한 해석 및 분석 과정에 필요한 플립플롭에 대한 여기표와 특성표에 대해 알아보고 회로의 기능을 도식화한 상태도도 알아본다

리포트 | 5페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니
디지털실험 15예비 up/down counter

)에 많이 사용된다.4개의 플립플롭 2진 카운터는 16상태에서 0000, 0001, 0010, …, 1111로 하나씩 증가한 후, 다시 0000으로 스스로 원위치로 돌아오는 구조 ... ounter의 구조는 아주 간단하다. (a)에서처럼 각각의 플립플롭은 앞단의 플립플롭의 Q`(A`, B`, C`)로서 트리거 된다. 이것은 down counter sequence를 통하

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털공학 실험 디지털시계보고서

을 유지하고 있으면 된다. JK 플립플롭의 입력 J와 K에 각각 0이 들어오면 현재값을 유지하는 특성을 이용하여 입력 Ei와 각 플립플롭의 입력 J,K로 들어가는 값을 각각 AND ... 를 같이 나타내었다. enable 기능이 있는 카운터에서 Ei가 0일 경우에 모든 플립플롭의 J, K 입력은 0이 되어 현재 값이 유지되어 카운터가 멈추게 되고, 1일 경우 ... 에는 Ei를 연결하기 전과 같은 값이 플립플롭의 입력 J, K로 들어가기 때문에 Ei가 없었을 때와 같이 동작한다.그림 9.3 6진 카운터(a) enable 기능이 없는 6진 카운터 회로

리포트 | 11페이지 | 1,000원 | 등록일 2012.11.28

다운로드 장바구니
아주대학교 논리회로실험 실험9 예비보고서

에 공급되어야 하는 전류의 양도 적지만, 재기록을 위한 부가회로가 필요하다.SRAM은 플립플롭으로 구성되어 있기 때문에 전원이 가해지고 있는 동안에는 플립플롭에 저장된 데이터가 계속 ... (WE) 입력이 추가된다는 점을 제외하면 ROM과 유사하고 WE가 활성화되면 데이터 입력이 선택된 메모리 위치에 저장된다.정적 RAM에서 메모리 위치는 에지트리거되는 D 플립플롭 ... 할 수 있는 매개체 또는 소자를 가리킨다. 2진계에서는, 한 비트가 0과 1의 두 경우 중 하나로 저장된다. 플립-플롭이 한 비트 메모리의 예이며, 적절한 전송 메커니즘과 읽기-쓰

리포트 | 8페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
결과 RAM

]이번 주의 실험은 데이터를 기억하고 읽을 수 있는 소자인 RAM을 구현하고 그 기능을 살펴보는 것이었다. 실험실에서는 2-bit RAM을 구현해보았는데 플립플롭에 인버터를 사용 ... 하여 구현하였다. 플립플롭을 2개 사용하였으므로 2bit를 저장한다는 것을 알 수 있고 입력단에 들어가는 값들을 조절해줌에 따라서 읽고 쓰는 동작을 하는 것을 확인하였다. 실험

리포트 | 3페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

counter(2) 비동기식 카운터와 동기식 카운터에 대해 알아보라.비동기식 카운터 (리플 카운터)는 첫 번째 플립플롭을 제외한 모든 플립플롭이 카운터 펄스(CP) 입력 단자 ... 에 클럭 펄스가 입력되는 것이 아니라 전단의 플립플롭의 출력 상태를 CP 입력으로 받아 동작한다. 앞단의 플립플롭의 출력이 다음 단 플립플롭의 클럭으로 입력된다. 그리고 토글모드로 되 ... 어 있어야 한다. 하나의 클럭 펄스가 직렬로 전달되기 때문에 전달 지연이 생긴다. 동기식 카운터는 공통된 클럭 펄스에 의해 모든 플립플롭이 동시에 작동한다. 비동기식 카운터는 동기

리포트 | 5페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니

이전10개 53 54 55 56 575859 60 61 62 다음10개

파워링크

신청하기