디지털시계제작 프로젝트
- 최초 등록일
- 2008.09.19
- 최종 저작일
- 2007.11
- 15페이지/ 한컴오피스
- 가격 5,000원
소개글
디지털시계제작에 대한 관련 이론과 동작, 시뮬레이션 첨부
목차
♨ 프로젝트 내용
♨ 프로젝트 목적
♨ 관련 이론
♨ 사용 부품
♨ 설계도 & 시뮬레이션
♨ 진행 일정
♨ 프로젝트 진행간 애로사항
본문내용
♨ 프로젝트 내용
위의 그림과 같이 시, 분, 초 6자리로 나누어진 디지털 시계를 만드시오.
1Hz의 입력과 전원 및 GND만 연결하여 동작하는 회로를 설계하여 제작한다.
∴ 채점기준
1. 동작여부 : 7-segment라도 켜지면 부분점수
2. 땜질상태 : 와이어를 짧고 간단하게 배선
3. 보고서 작성 : 관련 이론과 회로도, 시뮬레이션 결과에 코멘트 작성
∴ 가산점 기준
1. 스위치를 이용하여 시간 설정 가능케 한다.
2. 오실레이터를 사용하여 내부 클럭을 사용한다. 오실레이터에서 나오는 고주파 신호를 1Hz로 만들고 이를 입력으로 사용한다.
3. 1~12시 기준으로 시계의 숫자가 동작하도록 설계 한다.
♨ 프로젝트 목적
1) 디지털 논리 설계에 대한 지식을 이용 실제 제품을 만든다.
2) 직접 본인이 회로를 설계함으로써 지식의 활용 및 창의성을 확인할 수 있다.
♨ 관련이론
※ 플립플롭의 동작과 종류
순서논리 회로(Sequential logic circuit)는 현재의 입력 신호뿐만 아니라 일정 시간이 지난 후에 출력 신호의 일부가 입력으로 궤환(Feedback)되어 출력 신호에 영향을 주는 회로이다.
실제로 디지털 시스템은 조합 논리 회로만으로 되어있지 않고, 조합 논리 회로에 기억 장치 요소를 첨가한 순서 논리 회로가 많이 이용되고 있다. 순서 논리 회로에는 플립플롭, 카운터, 레지스터 등이 있다. 순서 논리 회로의 블록도는 다음 그림 6-1과 같다.
플립플롭(F/F: Flip-Flop)은 2진 부호 0 또는 1을 기억하는 최서 기억 소자이다. 플립플롭은 입력 신호를 변경하지 않는다면 일단 기억된 정보는 계속 유지된다. 입력 신호 외에 출력에 영향을 주는 클록(Clock) 펄스의 유무에 따라 비동기식 플립플롭(Asynchronous F/F)과 동기식 플립플롭(Synchronous F/F)으로 구분할 수 있다.
참고 자료
없음