[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

소개글

2021년도 2학기에 진행한 전자전기컴퓨터설계실험2 Lab-08 Peripherals 예비레포트입니다. (최종 A+)

비대면으로 simul만 진행한 19~20년도와 달리 2021년도 2학기★대면★으로 진행했습니다. 특히 반도체소자 강의 하시는 김교수님 분반이라면 더 도움이 되실 것이라 생각합니다.

목차

1. Introduction
2. Materials and Methods
3. Prelab
4. Reference

본문내용

1. Introduction
가. 실험의 목적
Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.

나. 실험 이론
(1) 7-Segment Decoder
- 7-Segment 또는 FND (flexible numeric display)라고 부른다.
- 8개의 LED로 구성되어 있으며, 각각의 LED에 불이 들어왔을 때의 상태에 따라 다양한 문자 표시가 가능하다.
- 7-Segment: 일반적인 7-Segment를 말하며, Common Cathode와 Common Anode Type이 있다. 본 과목의 실습장비에는 Common Cathode 방식을 사용하여, High 값을 전달해 주었을 때 LED에 불이 들어오도록 구성한다.
- 기본적으로 아래와 같이 0~F의 16진수를 표시하기에 적당하다.

<중 략>

3. Prelab
(1) [실습 5]를 위하여 binary to BCD conversion algorithm에 대하여 조사하시오.
- BCD(Binary-coded decimal, 이진화 십진법)는 십진법 숫자를 이진법으로 표현된 비트들의 연속으로 표현하는 방법으로, 하나의 십진법 자리가 네 개의 이진법 자리에 곧바로 대응하므로 변환이나 역변환이 쉽다는 이점을 갖고있다. 그러나 쓰이지 않고 버려지는 패턴이 많고 연산을 위해서 더 많은 처리와 회로가 필요하다는 단점이 있다. 이진화 십진법은 특히 숫자의 십진 출력을 요하는 전자회로와 마이크로프로세서에서 많이 사용되는데, 이는 순수 이진법으로 표현된 숫자를 십진법으로 출력하기 위해서는 복잡한 나눗셈 회로가 필요하기 때문이다. 이진화 십진법을 사용할 경우 각 자리 별로 하나씩 간단한 변환 회로를 만들어서 7-Segment 표시 장치 등에 바로 연결할 수 있기 때문에 전체적인 구현을 간편하게 할 수 있다. 이 때문에 일부 프로세서는 아예 BCD로 덧셈과 뺄셈 등의 간단한 연산을 할 수 있는 명령을 갖추고 있다.

참고 자료

서울시립대학교 전자전기컴퓨터설계실험2 실험 교안
M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to the Verilog HDL.
한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.
㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법