"베릴로그 verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 전전설2 verilog 자판기 베릴로그 ALU booth multiplier

"베릴로그 verilog" 검색결과 81-100 / 307건

판매자 표지는 다운로드시 포함되지 않습니다.

크기비교기 verilog 설계

와 b는 서로 상대적인 크기를 결정하여 a>b, a=b, a

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
병렬-직렬 변환회로 verilog 설계

을 통해 시프트 레지스터의 동작과 이를 응용한 설계에 대해 알아본다.실습 내용실습결과Verilog, VHLD설계1. 병렬-직렬 변환회로를verilog로 설계한 코드spConverter

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
업다운 카운터 verilog 설계

알아본다.실습 내용실습결과Verilog설계-BCD 동기식 카운터의 상태도- BCD 가산기의 Verilog 코드 기술counter.vtb_counter.vmodule counter(clk

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-04 Combinational Logic-1작성일: 20.10.101. 실험목적Verilog HDL을 사용해 비교기 등 ... adder 설계 및 검증1. ‘lab4_full_adder’라는 이름의 project를 만든다.2. new source로 verilog module file ‘half_adder.v ... 수 있을지 고민을 많이 했다. 그래서 베릴로그 문법 파일을 다시 보았고 거기서 중괄호로 묶으면 쉽게 작성할 수 있다는 사실을 깨달았다. 중괄호는 출력 bit들을 하나의 수로 모아

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

, Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로 ... 를 베릴로그 언어를 사용해 시뮬레이션을 진행하게 된다. 이 실험의 결과값은 0과 1을 도출해내면 되는 실험으로 각각의 모델링 방법을 제대로 숙지한다면 오류 없이 원하는 값을 확인

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
4비트 CLA 가산기 verilog 설계

들을 이용해 구조적으로 모델링하는 설계 방법을 익힌다.실습 내용실습결과Verilog, VHLD설계1. Carry look ahead 가산기를 verilog로 설계한 코드CLA_4bit

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
전감산기 verilog 설계

한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... ~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다.실습 내용실습결과논리식1. 전감산기 연산은 다음 식과 같다. 이 식은 Xi에서 Yi ... 를 나타내라.Verilog, VHLD설계1.전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.시뮬레이션 및 실행

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
[전자전기컴퓨터설계실험2] Verilog를 이용한 디지털 시계 (알람, 스탑워치, LED 기능 포함)

//Digital_Clock.vmodule Digital_Clock(RESETN, CLK, LCD_E, LCD_RS, LCD_RW, LCD_DATA, PIEZO, BUS, BUT, LED);input RESETN, CLK;input [7:0] BUS; // BUS_SW..

리포트 | 81페이지 | 5,000원 | 등록일 2020.09.07

다운로드 장바구니
서울과기대 전지전자기초실험(2) 디지털 도어락 설계 verilog 파일

서울과기대 전지전자기초실험(2) 디지털 도어락 설계 verilog 전체 파일입니다.Digcom V3.2 FPGA 사용하며, 코드에 적힌 대로 핀 할당하시면 바로 실행 가능합니다.

리포트 | 50,000원 | 등록일 2023.10.17 | 수정일 2024.01.21

다운로드 장바구니
[디지털회로 실험] verilog 4비트 계산기 설계

쿼터스, 모델심사용하였고 사용언어는 베릴로그 입니다.mux, 가산기, decoder, rom, ALU 등 따로 설계하여 합치는 방식으로 설계해서 각각의 회로에 대해서도 자세히 ... 확인할수 있습니다.각각 회로들에 대해서 쿼터스설계(회로구조), 베릴로그 파일, 테스트벤치파일로 구성되어있습니다.최종계산기는 top_block파일입니다. tb가 붙어있는 파일은 테스트 벤치 파일로 모델심을 통해 시뮬레이션 하기위한 파일입니다.

리포트 | 3,000원 | 등록일 2020.09.07 | 수정일 2023.03.12

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 8.Peripherals - 예비+결과+성적인증 (서울시립대)

오차율은 모두 0.5% 미만으로 일반적인 실험 대비 매우 정확한 값에 속하지만 Piezoelectric speaker에 의한 전자적인 출력이므로 우발오차가 개입하기 어렵다는 점을 고려하면 정밀하지 못한 결과라고 볼 수도 있다.이에 대하여 ①주변 소음에 의한 random..

리포트 | 29페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.11.10

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 6.Sequential-1 - 예비+결과+성적인증 (서울시립대)

in Verilog2. Verify designed sequential circuits with their test fixtures 3. Practice how to manage c

리포트 | 22페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 3.Basic Gates - 예비+결과+성적인증 (서울시립대)

implementation: ‘Verilog Module’.Program the module and Synthesize-XST.Add a new source for simulation ... : ‘Verilog Test Fixture’.Modify the inputs of the test bench.Run ‘Simulate Behavioral Model’.Add a new s

리포트 | 21페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
디지털 시스템 설계 및 실습 7-세그먼트 FND 디코더 설계 verilog

도4. 7-세그먼트 FND 디코더의 Verilog 코드1) fnd.vmodule fnd(clk,bcd,fnd_data, fnda, fndb, fndc, fndd, fnde

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 7.Sequential-2 - 예비+결과+성적인증 (서울시립대)

Non-blocking assignment가 연산이 동시에 진행되어 사실상 1clk 전의 상태를 이용한 연산이라는 점을 활용한다. Asynchronous input을 synchronous inverting하면 연산이 진행되기까지 시간차가 생기는데, 이를 non-bloc..

리포트 | 11페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

고, Verilog HDL을 이용한 설계를 익힐 준비를 마친다.배경 이론 및 사전 조사 실험 전에 조사한 답과 다른 것을 우선 순위로 작성하였다.[3]How many programmable

리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

다운로드 장바구니
판매자 표지

8-bit Register&8-bit Shift Register verilog code/플립플롭을 이용한

11주차 결과 레포트- 8-bit Register & 8-bit Shift Register -과목명 HDL응용설계담당교수제출일전공학번이름Module 코드 및 testbench 코드Module 코드8-bit RegisterD_FF 하위 모듈8-bit Shift Regis..

리포트 | 5페이지 | 1,500원 | 등록일 2021.05.17

다운로드 장바구니
판매자 표지

[고려대학교 디지털시스템실험] - 모든 주차 A+ 결과보고서 총집합

실험제목 Verilog, Quartus 툴 사용방법실험목표 Verilog 사용법을 이해하여 설계한 회로의 동작을 검증한다. 실험결과해당 주차에서는 Verilog의 기본적인 문법

리포트 | 45페이지 | 2,500원 | 등록일 2022.12.24 | 수정일 2023.01.02

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... Design using Verilog HDL(3주차)post-lab report1목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2 ... . Verilog (03)Ⅱ. 본론 (03)1. 실험 장비 및 사용법 (03)1.1. Verilog HDL (04)1.1.1. Verilog 어휘 규칙 (04)1.1.2. Module(1

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
Verilog UpDown Game 프로젝트 결과 보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 프로젝트 결과보고서디지털 시스템 설계 및 실험 2019 전기전자공학부이름 :학번 :제목UP&DOWN GAME프로젝트1. 주제 및 목표① 비교 연산과 RAM을 이용하여 UP/DOWN 게임 설계한다..

리포트 | 8페이지 | 1,500원 | 등록일 2020.04.23

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기