"베릴로그 verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 전전설2 verilog 자판기 베릴로그 ALU booth multiplier

"베릴로그 verilog" 검색결과 61-80 / 307건

판매자 표지는 다운로드시 포함되지 않습니다.

판매자 표지

논리설계 및 실험 13 레포트 (베릴로그 HDL 4)

Chapter 1. 실험 목적- 클락 분주(Clock Divider)와 지금까지 배운 verilog 기초 지식들을 바탕으로 초시계를 만들어 보자Chapter 2. 관련 이론1 ... . 실험 내용 및 Verilog HDL 코드-> 4개의 코드를 위와 같이 구성할 것이다. (Top-module은 seg_test로 설정)① seg_dec 코드-> input 4bit

리포트 | 7페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 예비레포트

Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증예비레포트1. 실험 제목1) Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증2. 실험 ... 주제1) Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증- Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다. ... ) Verilog의 구조(1) 시작부분 module의 선언module은 Verilog에서 기본 설계 단위이며 이를 통해 다른 모듈을 포함하는 계층적 구성을 할 수 있다.module

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
FPGA보드, verilog를 이용한 piezo 피아노 코드

안녕하세요. 논리설계실습 과목에서 배우는 간단한 베릴로그 코드입니다.어려운 코드를 쓴게 아닌 학부생이라면 충분히 할만한 수준으로 하였습니다.학기중 진행하는 실습에 도움이 될 수

리포트 | 2,000원 | 등록일 2020.12.22 | 수정일 2021.12.13

다운로드 장바구니
베릴로그 1-digit BCD counter 설계

디지털시스템설계 #5 Report2018. 6. 6 제출실험목적위 그림과 같은 입, 출력값을 가지는 2-digit BCD counter를 설계하는 것이 이번 실험내용.먼저 위의 블록도를 가진 1-digit BCD Counter 코드를 아래와 같이 설계함.1-digit ..

리포트 | 21페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
ALU 8bit 설계 베릴로그

\TestBench\alu_TB_settings.txt// By : tb_verilog.pl ver. ver 1.2s////----------------------------------------

리포트 | 36페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
디지털시스템설계 hw3

HW#3문제 1번- 코드입력포트 : [7:0] a_in, b_in출력포트 : [7:0] d_out, e_out, f_out, g_out, h_out- 표inputvaluea_in8'b101001108'b101001108'b101001108'b10100110b_in8'b..

리포트 | 4페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니
디지털시스템설계 hw7

HW#7문제 5.1~5.5번- 코드입력포트 : [7:0] innum[15:0] even_innum출력포트 : [3:0] outnum_1, outnum_2, outnum_3, outnum_4[16:0] outnum_5hw7_task.vhw7_task_tb.v- 블록다이어..

리포트 | 12페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니
디지털시스템설계 hw5

HW#5문제 3-1번- 코드입력포트 : x, y, c_in출력포트 : sum, c_out- 시뮬레이션 결과 비교순서대로 실행했을 때 파형코드 순서를 바꿔서 실행했을 때 파형코드 순서를 바꾸어서 실행하면 t값이 정해지지 않은 채로 c_out, sum값에 t값이 x값으로 ..

리포트 | 18페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니
디지털시스템설계 hw4

HW#4문제 4-2번- 코드입력포트 : 없음출력포트 : a, b, c, d, e- 결과 (a)a: 3b: 7c: 9d: 10e: 21A가 blocking문이기 때문에 a가 끝날 때까지 다른 변수들은 기다린다. a이후 b,c는 non-blocking문이기 때문에 둘의 순..

리포트 | 15페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니
디지털시스템설계 hw2

Swaps_bytes 코드Swaps_bytes 파형Twos_adder 코드Twos_adder tb1 파형Twos_adder tb2 파형D flip-flop 소스코드D flip-flop 파형Force release tb 코드Force release 파형을 위해 시뮬레이션..

리포트 | 3페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니
디지털시스템설계 hw1

문제 1번- 코드입력포트 : x, w, y, z출력포트 : f- 블록다이어그램- 시뮬레이션 계획10진수inputoutputxwyzf*************0100131100040010051010060110071110080001191001110010111111011120..

리포트 | 8페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니
서울시립대 전전설2 Lab-06 예비리포트 (2020 최신)

가 용이하고 동작이 빠르다는 장점이 있다. 베릴로그를 통해 계수기를 만들 경우 +, - 연산자를 통해 쉽게 모델링 가능하다. 아래는 8-bit up counter의 코딩 예이 ... rising할 때는 또 S=0, R=0이었다면 Q의 값은 변화 없이 계속 0이었을 것이다.3. Verilog HDL의 always문 안에서 blocking 할당(‘=’)을 사용하는 경우와 nonblocking 할당(‘

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-06 결과리포트 (2020 최신)

가 용이하고 동작이 빠르다는 장점이 있다. 베릴로그를 통해 계수기를 만들 경우 +, - 연산자를 통해 쉽게 모델링 가능하다. 아래는 8-bit up counter의 코딩 예이 ... rising할 때는 또 S=0, R=0이었다면 Q의 값은 변화 없이 계속 0이었을 것이다.3. Verilog HDL의 always문 안에서 blocking 할당(‘=’)을 사용하는 경우와 nonblocking 할당(‘

리포트 | 21페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
우선순위 인코더 verilog 설계

+d6+d5’d4’d3+d5’d4’d2a0 = d7+d6’d5+d6’d4’d3+d6’d4’d2’d1Verilog 설계1.우선순위 인코더를Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
BCD가산기 verilog 설계

한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
순차검출기와 32x8 sram verilog 설계

을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
맨체스터 라인 코드 베릴로그 구현

에 0을 그리고 나머지 반주기 동안에 0을 수신하는 데이터에 대해서는 1을 수신데이터로 보낸다. 위의 기능을 구현하기 위한 로직 블록을 verilog로 설계 코드를 구현하고 그 ... 동작을 확인하기 위해서 검증과정을 verilog로 구현한다.맨체스터 코드의 초기 리셋 과정에서 엔코딩과 디코딩에서 동기과정이 필요하여 무시되는 초기 데이터가 존재하며 그 이후

리포트 | 11페이지 | 3,500원 | 등록일 2023.10.22 | 수정일 2023.10.23

다운로드 장바구니
디지털시스템설계 hw6

HW#6문제 1번- 코드입력포트 : a, b, rst_n, clk출력포트 : ps, ns, bout- 시뮬레이션 결과A, b 2개의 1bit input값이 들어오는데 이 값을 더했을 때 4의 배수가 나오면 1bit output값인 bout값이 1로 출력되고 그 외에는 ..

리포트 | 12페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니
[논리회로 실험] 디멀티플렉서 verilog 설계

에 입력을 전송할 때 나머지 출력은 그 전에 할당받은 값을 유지한다. 이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이 ... 다. 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또는 VHDL이 회로로 합성되는 과정을 이해한다.실습 내용실습결과논리식과Schematic설계디멀티플렉서 진리표제 ... 어변수출력S1S0Y0Y1Y2Y300I000010I001000I011000IY0=S1’S0’Y1=S1’S0Y2=S1S0’Y3=S1S0Schematic 회로도Verilog, VHLD

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
Verilog HDL을 이용한 Mu0 프로세서 구현 프로젝트 (코드, ModelSim결과 포함)

디지털시스템설계Mu0 Processor 프로젝트Introduction본 프로젝트는 Verilog-HDL언어를 이용하여 간단한 프로세서의 형태인 MU0 processor를 설계 ... pc := loop115STPstop위 코드를 테스트하기위해 Verilog의 테스트벤치로 옮긴 결과는 아래와 같다.위 사진은, 위에 표의 명령어 코드를 assembly로 작성 ... Verilog-HDL로 코딩한 MU0프로세서와 메모리가 잘 동작하고 합성이 된 것을 확인할 수 있었다.Summary결과적으로, 주어진 Tesk를 잘 수행할 수 있도록 instruction

리포트 | 16페이지 | 8,200원 | 등록일 2021.01.03

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기