"베릴로그 verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 전전설2 verilog 자판기 베릴로그 ALU booth multiplier

"베릴로그 verilog" 검색결과 161-180 / 307건

판매자 표지는 다운로드시 포함되지 않습니다.

[Flowrian] Add-Shift 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

본 설계는 Add-Shift 방식 곱셈기의 구조에 따라 레지스터 전송수준에서 Verilog 언어로 설계한다. 논리회로도 구조에는 승수와 피승수를 저장하고 시프트 하기 위한 2개 ... 으로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의하여 시뮬레이션으로 검증 ... 하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다.

리포트 | 23페이지 | 2,500원 | 등록일 2011.09.03

다운로드 장바구니
베릴로그로 구현한 8층 엘리베이터 행위적 모델링 소스 코드 및 DE2-115 sof파일

리포트 | 10,000원 | 등록일 2014.12.18 | 수정일 2014.12.29

다운로드 장바구니
인하대학교 디지털시스템설계 (verilog) 32bit ALU 설계

1. 과제목적1. generate 구문의 사용법을 익힌다.2. ALU의 구조와 동작방식에 대해 알아본다.3. Hierarchical 구조 모델링을 익힌다8. 고찰처음 최상위 모듈을 작성할 때 Set값을 wire로 선언하지 않고 시뮬레이션을 실시하였다. 코드상 에러는 발..

리포트 | 12페이지 | 2,400원 | 등록일 2017.01.06 | 수정일 2018.03.24

다운로드 장바구니
Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기

Objectives - 이 프로젝트의 목표는 하드웨어 기술 언어 중의 하나인 Verilog 언어를 숙지함으로써 하드웨어 설계를 할 수 있고, 구현하는데 필수요소인 Quartus를 사용 ... -Filename : addsubtractor1.vDescription: 본 설계는 가감산기를 베릴로그를 이용하여 구현한 것으로 교수님께서 예제로 주신 것을 그대로 구현해본 프로젝트 결과물

리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09

다운로드 장바구니
verilog를 이용한 shift Register ,SIPO ,SISO

200824565 이창준8Bit Shift-Resister series-in, series-outsourcesimulationS0에서 출력이 입력된 신호의 젤 오른쪽 비트에서 출력을 뽑아내므로 클럭 주기가 지날 때 마다 0 0 1 1 1 1 0 1신호가 출력 후에 처음..

리포트 | 3페이지 | 1,000원 | 등록일 2010.11.11

다운로드 장바구니
앰코테크놀로지 코리아 합격자소서

를 통해 실제 PCB를 제작해봄으로써 회로설계에 대한 감각을 키웠습니다.또한, 적외선을 이용한 지게차, 베릴로그를 이용한 소형 CPU제작, 영상처리를 이용한 바둑알 검츨 등 다양 ... 한 프로젝트를 진행하면서 C++, Verilog, MATLAB 등 다양한 소프트웨어를 다룸으로써 소프트웨어적 역량을 키웠습니다.이러한 실습과 프로젝트를 통해 이론에 대한 이해도

자기소개서 | 2페이지 | 3,000원 | 등록일 2015.03.18

다운로드 장바구니
디지털시계verilog

블록도, 핀설정 모두 되있음사용된 키트 : HBE-SoC-Entry Ⅱ Kit프로그램 : 쿼터스베릴로그의 실행파일 들어있습니다.소스만 보고싶을땐 확장명 v를 보면됨

리포트 | 1,500원 | 등록일 2009.12.27

다운로드 장바구니
[Flowrian] One-to-Ten Decoder (TTL 7442) 회로의 Verilog 설계 및 검증

1. One- to- Ten Decoder (TTL 7442)회로의 Verilog 설계 및 검증동작 사양- TTL 7442 회로는 4 비트의 BCD 값을 입력 받아 그 값에 해당

리포트 | 10페이지 | 1,000원 | 등록일 2014.04.09

다운로드 장바구니
AMBA APB를 이용한 integer divider 설계

리포트 | 4,000원 | 등록일 2013.11.17

다운로드 장바구니
Lab#03 Verilog HDL

Post-Lab ReportLab#03 Verilog HDL담당 교수강 상 혁담당 조교실 험 일2015. 10. 05실 험 조10조학 번이 름Contents1 ... this labVerilog HDL 문법에 대해 익히고, 이를 이용하여 논리게이트를 설계한다.나. Essential Backgrounds1) Verilog HDL ... 과 무관한 설계(4) 낮은설계비용 및 효율적인 설계 관리나) Verilog HDL 어휘 규칙(1) Identifier대소문자를 구별하며, 각 객체에 이름을 지정하는 것이다. 문자

리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
32비트 가감산기 SystemVerilog 소스 코드

package my_type ; typedef enum bit { add=1'b0, sub=1'b1} op_e ;endpackageimport my_type::* ;module addsub32_2s(cout, s, a, b, cin, op); output [31:0]..

리포트 | 2,000원 | 등록일 2013.03.18

다운로드 장바구니
디지털 시스템 설계실험 Verilog, Simple computer 구현(Control Unit, Datapath, Data memory 등) FPGA보드 결과 사진

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 프로젝트 보고서프로젝트 제목Simple Computer 구현(Multiplier 동작 확인)실험결과Simple Computer 설계도먼저 Simple Computer는 크게 Con..

리포트 | 4페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.16

다운로드 장바구니
플립플롭의 시스템 베릴로그 rtl 표현

디지털 논리 회로에서 배우는 플립플롭 srff,dff,tff,jkff를 systemVerilog로 표현하였습니다.플립플롭의 rtl 동작을 이해하는데 도움이 될 듯해서 간단한 스트뮬러스를 내포시켰습니다.

리포트 | 1,000원 | 등록일 2013.04.16

다운로드 장바구니
시스템베릴로그의 DPI를 이용한 immediate assertion을 이용한 알기 쉬운 SVA 검증 예제

리포트 | 3,000원 | 등록일 2013.11.28

다운로드 장바구니
FSM의 개념을 이용한 베릴로그 자판기 설계

1. INPUTCLK : clocknRESET : 상태 s0 으로 초기화[1:0]Coin : 동전 / parameter [1:0] Coin0 = 2'b00 : 0원 Co..

리포트 | 20페이지 | 3,000원 | 등록일 2013.09.05

다운로드 장바구니
verilog HDL을 이용한 LED주사위 설계 피피티 (자판기 or 신호등)

한 동작원리로 동작하는 주사위 값을 LED 로 표현하는 회로를 Verilog HDL 언어를 이용하여 직접 코딩하고 , Verilog HDL 언어를 조금 더 숙련되게 사용하고자 한다 ... . 주사위 설계 프로젝트를 통하여 팀원들 간에 Verilog HDL 언어를 이용한 코딩 기술에 대해서 좋은 정보를 함께 공유해본다 . 팀원들 간에 적절한 업무 분담을 통해서 효율적인 ... SCHEMATIC설계결과 Verilog HDL설계결과 Verilog HDLXilix SimulationTHANK Y OU{nameOfApplication=Show}

리포트 | 14페이지 | 1,500원 | 등록일 2013.07.16

다운로드 장바구니
디지털실험 텀프로젝트 소스 및 발표자료

TEXT LCD에 랜덤으로 생성되는 문제를 키보드 입력을 사용해서 풀면 시스템에서 해당 캐릭터가 생성되어 VGA에 출력된다. 이후 키보드 입력를 통해 ‘선물하기‘ 또는 ’대화하기‘ 등의 명령을 수행하여 시스템 상의 캐릭터의 ’기분’ 수치가 일정 치 이상 상승하면(이는 ..

리포트 | 3,000원 | 등록일 2013.03.22

다운로드 장바구니
Lab#01 TTL Gates Lab on Breadboard

Pre-Lab ReportLab#01 TTL Gates Lab on Breadboard담당 교수강 상 혁담당 조교실 험 일2015. 09. 14실 험 조10조학 번이 름Contents1. Introduction3가. Purpose of this lab3나. Essent..

리포트 | 17페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Lab#08 Application Design1

(Synthesis tool)나. Methods1) Static 7-Segment Design가) 프로젝트를 생성한다.(Top level Source : HDL)나) Verilog 소스 ... level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후 시뮬 ... 되면 실제로 동작하게 된다. 아래의 시뮬레이션 결과도 코딩값과 일치한다.Verilog codeTest BenchFuctional Simulation나. Prelab2. Dynamic 7

리포트 | 30페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
[디시설] 4bit Shift Reg & Counter 전북대 vhdl quartus

※ 8-bit 과제를 수행함에 있어 어려움이 있어서 4-bit로 과제를 수행하였습니다. 추후 더 공부한 뒤 8-bit로 과제를 다시 해보도록 하겠습니다. 1. 4-bit Universal Shift Register - Structurals0과 s1에 의하여 입력 값이 ..

리포트 | 3페이지 | 1,000원 | 등록일 2013.12.17 | 수정일 2016.07.16

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기