"베릴로그 verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 전전설2 verilog 자판기 베릴로그 ALU booth multiplier

판매자 표지는 다운로드시 포함되지 않습니다.

"베릴로그 verilog" 검색결과 281-300 / 307건

이용석 교수님 MIPS 설계 프로젝트

[1] main 함수설계순서를 각 모듈부터 만들라는 힌트를 받았지만 전체 구성을 짜보는 것이 좋다고 생각하여 먼저 위의 block diagram을 먼저 만들었다. 각 모듈 단에 사용할 변수들의 이름을 정하고 변수끼리의 연결을 생각하였다.[2] Program Counte..

리포트 | 6페이지 | 3,000원 | 등록일 2010.06.27

다운로드 장바구니
[verilog hdl] 4×1 MUX & 1×4 DEMUX verilog HDL 모델링

4×1MUX 와 1×4 DEMUX 를 verilog HDL로 모델링한 것입니다.맥스 플러스에서 정상 작동하며, 키트판에서도 정상 작동하는 것을 확인하였습니다.

리포트 | 2페이지 | 1,500원 | 등록일 2007.12.12

다운로드 장바구니
Verilog를 이용한 booth multiplier 구현

파이프라인형식으로 작성되었기 때문에 지속적인 인풋을 계속 처리할 수 있습니다.시뮬레이션 결과를 보시면 확인하실수 있을듯하군요혹 질문사항이 있으시면 해주시길2010년 모두 새해 복 많이 받으세요 .ㅎㅎ

리포트 | 15,000원 | 등록일 2010.01.16 | 수정일 2024.10.01

다운로드 장바구니
ASIC프로젝트 두더지 게임

verilog-HDL언어를 기초로 DE-2 BOARD를 사용하여 간단한 6-HOLE에서 나오는 두더지를 잡는 게임을 만들어 보았다. 총 버튼은 6개로서 6구멍에 나오는 두더지를 잡는 것에 그 목표가 있다. 두더지를 잡았을 경우는 두더지의 얼굴색으로 표현을 하였다.

리포트 | 12페이지 | 10,000원 | 등록일 2007.12.04 | 수정일 2018.12.17

다운로드 장바구니
Xilinx verilog 디지털 시계

- verilog 에서 integer는 register형 이며,reg를 integer로 써도 된다.reg는 크기를 갖는 부호 없는 정수(실제 설계에 사용)integer는 부호있는 32 비트

리포트 | 39페이지 | 5,000원 | 등록일 2009.12.23

다운로드 장바구니
MIPS Processor multi cycle(verilog)

- Verilog HDL 언어의 습득- Xilinx ISE Webpack Tool(혹은 Altera Quartus Tool)의 사용법 습득- FPGA 환경에서의 디지털 로직 설계 개념 이해 ... Altera Quartus)을 이용하여 Verilog HDL 언어로 sMIPS를 완성한다. 그리고 기능 레벨 시뮬레이션(Behavioral Simulation)을 수행하여 원 ... Quartus)에서 제공하는 Test Bench Waveform이나 Verilog Test Fixture를 사용하여 수행하도록 하며, 합성과 배치 및 배선은 Xilinx ISE

리포트 | 23페이지 | 1,500원 | 등록일 2009.07.31

다운로드 장바구니
[Flowrian] BCD to 7-Segment Decoder (TTL 7448)의 Verilog 설계 및 시뮬레이션 검증

는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.TTL 7447 회로와 논리적 동작 ... 은 동일하나 7 세그멘트를 Active High 로 구동시킨다는 점이 다르다.즉, 논리값 `1` 에서 세그멘트 LED 가 켜진다는 의미이다. 설계는 Verilog 언어를 이용 ... 하여 모델링 되었으며, 테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.(주)시스템 센트로이드

리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07

다운로드 장바구니
8bit booth multiplier

베릴로그로 기술된 booth 알고리즘의 8비트 곱셈기 설계booth algorithm을 응용하여 연속된 1이 있을 경우 빠르게 연산하는 곱셈기의 설계도 입니다. 환경 ... 은 Verilog HDL이며, verilogger나 모델심으로 구동합니다. 모듈간의 구분은 파일로 나누었으며, 각각의 instantiation은 top에서 물려 있습니다.

리포트 | 무료 | 등록일 2004.08.30 | 수정일 2017.03.08

다운로드 장바구니
[공학]ASIC 프로젝트(DE2 보드를 응용한 라인트레이서)

해보기로 마음먹었다.고민 끝에 생각하게 된 것이 것을 베릴로그로 뭔가 움직이는 하드웨어를 만들어 보면 어떨까 고민 끝에 생각하게 된것이 DE2 보드를 응용하여 라인트레이서를 움직이 ... 은 verilog에서 clock으로 함으로서 이용하였다.센서부는 라인트레이서가 흰색선을 따라 진행을 할때 센서의 발광부에서 적외선신호를 발송하면 센서의 수신부에서 적외선을 수신하여 길이 흰색인지

리포트 | 18페이지 | 5,000원 | 등록일 2007.06.23 | 수정일 2014.12.04

다운로드 장바구니
[Verilog소스]래치,플립프롭의 기본및 응용

ComboII 보드의 사용을 위한Quartus II 를 이용한 Verilog 코드 입니다.모두 테스트를 거쳐서 만든 것이라 작동은 확실 합니다.현재 Combo II보드로 핀 ... 이 설정 되어 있으므로Xlink사용하시는 분들은 핀만 재설정해 주시면 됩니다.현재 거의 대부분의 대학에서 VHDL보다 Verilog로 많이 하고 있고플립플롭, 가산기 같은 것은 필수 이기 때문에 많은 도움 되시리라 생각합니다.

리포트 | 1,000원 | 등록일 2007.04.19

다운로드 장바구니
SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.(fir filter예)

5장. SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.5.1. verilog를 이용한 하드웨어 모델링.5.2. SystemC를 이용한 하드웨어 모델링.5.3 32 ... tap-FIR filter 모델링 예.5.1. Verilog 를 이용한 하드웨어 모델링.Verilog HDL-C와 비슷한 syntax-Gateway Design System 사 ... 에서 개발 Cadence로 흡수-약70%이상의 기업체에서 사용그림 1. 하드웨어 구조를 module 로서 표현모듈verilog 기본 구조로서 하나의 블록 단위로 나타낼 수 있으며,계층

리포트 | 26페이지 | 1,500원 | 등록일 2009.02.28

다운로드 장바구니
[프로세서 설계] 신호등 설계 verilog HDL 을 이용하 설계

Processor design - Design through Verilog HDL (traffic control system )- 과목 : 프로세서 설계 담당교 수 : 이용환 교 ... 화 ⅰ . Verilog Code ⅱ . Simulation result analysis ⅲ . ⅳ. ⅰ . 보완사항 ⅱ. 맺음말 A Table of Contents ... Specification ⅱ. 설계 제한 요소와 목표 -#1 Processor design 2009 HDL Code 를 사용함 ( Verilog Code 사용 ) - Xilinx ISE

리포트 | 33페이지 | 3,000원 | 등록일 2009.12.22

다운로드 장바구니
[ASIC]stopwatch스탑워치HDL구현

[ASIC 설계 HW 3] STOP WATCH1. [저번 숙제] 분 증가/ 시 증가 보완..바로 DEBOUNCER에 연결하는게 아닌지 알고..저번 숙제는 버튼을 2개를 따로 달았습니다.1-1. MODE_GEN SOURCE다른부분은 다 같으면 이 부분만 바꾸었다. Inc..

리포트 | 5페이지 | 1,000원 | 등록일 2007.05.26

다운로드 장바구니
Verilog 4bit ALU Design (4비트 ALU설계)

lkIn1Clock (Rising Edge에 동기)opcodeIn8제어신호aIn4연산자 좌측 데이터bIn4연산자 우측 데이터zout4연산 결과● 모듈의 Verilog Code ... Design◇ Module Name : ALU◇ File Name : ALU_s.v◇ Verilog Code

리포트 | 6페이지 | 3,500원 | 등록일 2009.11.26 | 수정일 2020.09.10

다운로드 장바구니
디지털회로 - 시계(VHDL) 사전

==4) & (hour_h == 2)) ? 1'b0 : 1'b1;assign rst2 = rst1 & rst;endmodule? Verilog HDL 설계?클럭을 10으로 나누는 부분

리포트 | 6페이지 | 1,000원 | 등록일 2008.04.09

다운로드 장바구니
ASIC verilog divider(디바이더) 구현

[ASIC 설계] 1. [Divider] 25MHZ ---> 1HZ-------------------------------------------------------------------(SOURCE. Case 1)module Divider1 (CLK,CNT16);ou..

리포트 | 6페이지 | 1,000원 | 등록일 2007.03.27

다운로드 장바구니
HDL로 작성한 single cycle processor

, adder, mux, signext(sign형태 이진수 비트 수 늘리기), 플립플롭의 이해2.베릴로그 소스코드베릴로그의 코드는 다음과 같이 구성이 된다.크게 가장 상위 모듈인

리포트 | 13페이지 | 2,000원 | 등록일 2010.06.28

다운로드 장바구니
4층 elevator controller 설계, 엘레베이터 베릴로그 설계 엘리베이터

. verilog 설명* 엘리베이터 구조외부 입력내부 입력4F▽(D4)(F4)3F△(U3)(F3)▽(D3)2F△(U2)(F2)▽(D2)1F△(U1)(F1)* 7-segment 표현 ... ;afbgecdafbgecdafbgecdStop(S): 7'b1011011; Up(U): 7'b0111110; Down(D): 7'b1111110;* verilog 로 설계

리포트 | 12페이지 | 4,000원 | 등록일 2007.11.13

다운로드 장바구니
[공학기술]Verilog simulator를 이용한 MIPS single-cycle processor 설계

- 목 차 -* Part 1) Verilog simulator 사용방법 숙지 및 명령어 코드 작성 ---------------------- 2* Part 2) 프로세서 설계 확장 ... ---------------- 18Part 1----------------------- Verilog simulator 사용방법 숙지 및 명령어 코드 작성* verilog s

리포트 | 18페이지 | 1,000원 | 등록일 2007.06.06

다운로드 장바구니
0~F 까지 나타내는 7 - 세그먼트 (SEVEN - SEGMENT) 결과 보고서

실험 보고서7-세그먼트전자공학과1. 실험주제→ 0~F 까지 7 세그먼트 구성하여 나타내기2. 실험목표→ 4개의 스위치를 사용하여 0~F까지의 7-세그먼트를 구성하기 위해서 진리표를 구성한후 그 진리표에 맞게 회로를 구성하여 시뮬과 동작결과를 나타내어라.3. 실험이론→ ..

리포트 | 17페이지 | 1,500원 | 등록일 2013.11.16

다운로드 장바구니

이전10개 7 8 9 10 11 12 13 141516 다음10개

파워링크

신청하기