"베릴로그 verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 전전설2 verilog 자판기 베릴로그 ALU booth multiplier

"베릴로그 verilog" 검색결과 141-160 / 307건

판매자 표지는 다운로드시 포함되지 않습니다.

[Flowrian] 커피 자판기 회로의 Verilog 설계 및 시뮬레이션 검증

커피 자판기 회로는 10개의 모듈로 구성된다.- 12 비트 레지스터 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 입력 12 비트 멀티플렉서 : RT 수준 ... Verilog 설계 및 시뮬레이션 검증- 12 비트 비교기 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 12 비트 리플 캐리 덧셈기 : RT 수준 Verilog 설계 및 ... 시뮬레이션 검증- 12 비트 덧셈 뺄셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증- 타이머 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 커피 제조 회로 : 구조수준

리포트 | 56페이지 | 2,000원 | 등록일 2011.09.24

다운로드 장바구니
[Flowrian] 슬라이스 확장형 ALU 구조의 Verilog 설계 및 시뮬레이션 검증

비트 데이터를 처리할 수 있는 8 비트 ALU를 설계한다. 모든 모듈들은 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

리포트 | 23페이지 | 2,500원 | 등록일 2011.09.09

다운로드 장바구니
[Flowrian] Tri-State Buffer의 Verilog 설계 및 시뮬레이션 검증

Tri-State Buffer의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리동작을 모델링 ... 한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. Tri-State Buffer의 사양2. Dataflow 형식 Tri-State ... Buffer의 Verilog 설계 및 검증3. Behavior 형식 Tri-State Buffer의 Verilog 설계 및 검증4. Structure 형식 Tri-State Buffer의 Verilog 설계 및 검증

리포트 | 13페이지 | 1,000원 | 등록일 2011.11.01

다운로드 장바구니
[Flowrian] Round-robin 방식 Arbiter 회로의 Verilog 설계 및 시뮬레이션 검증

본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- timer : 시간 측정 타이머- ctrl : 동작 제어를 위한 유한상태머신 ... - arbiter : Arbiter 최상위 모듈Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 19페이지 | 2,500원 | 등록일 2011.10.29

다운로드 장바구니
동기식 16비트 Gray Counter 로직 설계 소스 코드

연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외 ... 에도 테스트 벤치 파일 기능을 수행할 수 있도록 초기화 블록을 포함시키고이의 기능을 동작할 수 있도록 시스템 베릴로그의 데이터 자료형 중 네트형 변수와 레지스터형 변수의 기능을 함께

리포트 | 3,000원 | 등록일 2013.02.17

다운로드 장바구니
[Flowrian] 10진 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

한다. 10진 카운터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 논리동작을 모델링한다.설계는 Verilog 언어를 이용 ... 하여 모델링 되었으며, 테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.(주)시스템 센트로이드 ... 의 Flowrian으로 설계되었으며 Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

리포트 | 11페이지 | 1,000원 | 등록일 2011.11.05

다운로드 장바구니
[Flowrian] 4x4 매트릭스 키패드 인터페이스 회로의 Verilog 설계 및 시뮬레이션 검증

키패드 인터페이스 회로를 설계하고 보다 실제적인 상황에서의 테스트를 위하여 키패드의 스위치를 누르는 동작을 Verilog 코드로 모델링하여 이 두 모듈이 서로 연동되도록 테스트 ... 회로를 설계하여 검증하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 키패드 인터페이스 회로의 Verilog 설계 및 검증2 ... . 4x4 매트릭스 키패드 모델의 Verilog 설계 및 검증3. 키패드 인터페이스 테스트 회로의 Verilog 설계 및 검증

리포트 | 21페이지 | 3,000원 | 등록일 2011.12.13

다운로드 장바구니
텔레칩스 합격자소서

using Verilog 프로젝트를 진행했습니다. 프로세서를 설계하기 위해서 단계적 목표를 잡았습니다.첫째 디지털 회로 기초 쌓기. 디지털 회로에서는 flip flop의 유무에 따라 ... combinational과 sequential logic을 나눌 수 있었고, 이 조합을 통해 회로를 구성하는 것을 확인했습니다. 그 후, full adder를 베릴로그로 구현

자기소개서 | 4페이지 | 3,000원 | 등록일 2019.04.08

다운로드 장바구니
[Flowrian] 신호등 제어 회로의 Verilog 설계 및 시뮬레이션 검증

본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- 타이머 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 신호등 제어 유한상태머신 ... : RT 수준 Verilog 설계 및 시뮬레이션 검증- 최상위 신호등 제어 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 16페이지 | 1,500원 | 등록일 2011.10.03

다운로드 장바구니
디지털논리 VerilogHDL Project 결과보고서

1. clk카운트module clock_sec(clk, rst, real_A, enable_10sec); input clk, rst; output [16:0] real_A; output enable_10sec; reg [16:0] real_A; reg enabl..

리포트 | 10페이지 | 3,000원 | 등록일 2010.06.29

다운로드 장바구니
[Flowrian] Lookup Table 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

으로 구조수준에서 설계되었다.8 비트 레지스터 : RT 수준 Verilog 설계 및 시뮬레이션 검증LUT 롬 : RT 수준 Verilog 설계 및 시뮬레이션 검증최상위 Lookup ... Table 방식 곱셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 Lookup Table 을 응용하여 곱셈기를 구현하는 설계방식을 배울 수 있다.

리포트 | 16페이지 | 1,500원 | 등록일 2011.10.01 | 수정일 2014.08.19

다운로드 장바구니
8bit Gray Counter

연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외 ... 에도 테스트 벤치 파일 기능을 수행할 수 있도록 초기화 블록도 포함시키고이의 기능을 동작할 수 있도록 시스템 베릴로그의 데이터 자료형 중 네트형 변수와 레지스터형 변수의 기능을 함께

리포트 | 2,500원 | 등록일 2013.02.04

다운로드 장바구니
16진 Ripple Gray Counter

연속 카운터 값사이에 1비트의 값만 변화(토글)시키면서 상태값을 증가(감소)시키는 Gray 계수기를 System Verilog를 이용하여 설계파일을 구현한다.설계파일의 기능외 ... 에도 테스트 벤치 파일 기능을 수행할 수 있도록 초기화 블록도 포함시키고이의 기능을 동작할 수 있도록 시스템 베릴로그의 데이터 자료형 중 네트형 변수와 레지스터형 변수의 기능을 함께

리포트 | 3,000원 | 등록일 2013.02.04

다운로드 장바구니
[Flowrian2] SystemVerilog 문법 및 실습 (Clocking Blocks)

11.1. Clocking Blocks 클럭킹 블록 클럭킹 블록(Clocking Block)은 클럭 신호와 동기화 되는 입출력 신호 및 타이밍을 정 의한다. 클럭킹 블록은 회로 구조나 기능과는 별도로 동기화 및 타이밍을 분리시키는 효과가 있다. 클럭킹 블록은 테스..

리포트 | 11페이지 | 2,000원 | 등록일 2017.07.06

다운로드 장바구니
[verilog]Mealy FSM 및 Moore FSM 설계

reg [2:0] state, next;//State Register (상태 레지스터 블록) always @(posedge clk or posedge start) begin if(start==1) state

리포트 | 7페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

다운로드 장바구니
자판기(자동판매기) verilog

도)..........................................................................163.6 자판기 회로 Verilog HDL 코드 ... 로(블록도)3.6 자판기 회로 Verilog HDL 코드module Vending_Machine (Clock, Cancel, Selectbit, In, Change, Control

리포트 | 26페이지 | 10,000원 | 등록일 2009.12.26 | 수정일 2020.08.28

다운로드 장바구니
[컴퓨터구조] quartus 2를 이용한 verilog 소스 및 코딩 시뮬레이션

제출기한 : 11.04.06컴퓨터구조ch4담당교수학 번학 과전자통신공학이 름1. exercise 4.2?Verilog HDL File 소스*/module exercise2 ... /*?Verilog HDL File 소스?RTL Viewer 캡쳐 화면?Technology Map Viewer3. exercise 4.6 & 4.7?Verilog HDL File 소스 ... .22?Verilog HDL File 소스*/module fsm2(input clk, reset,input a, b, output y);reg [1:0] state

리포트 | 13페이지 | 2,000원 | 등록일 2011.04.07

다운로드 장바구니
그레이 부호화된 10진수 계수기를 이용한 시계

리포트 | 5,000원 | 등록일 2016.10.09

다운로드 장바구니
Verilog HDL (자판기 설계)

14주차 논리회로설계 ◈ 자판기를 설계하시오.1. 설계배경0~10까지 총 11개의 STATE를 100원 단위와 같이 설정하고, 각각의 상황에 맞게 NEXT STATE를 결정하였다. 그리고, NEXT STATE를 결정하는 동시에, 출력값인 item과 r_coin을 결정 ..

리포트 | 1페이지 | 3,000원 | 등록일 2010.06.07

다운로드 장바구니
FPGA설계 - DE2보드 사용 버스 하차 시스템

분야 7. 검토 및 고찰 8 . 참고문헌1 . 작품 목적 ( 설명 ) 버스 하차 시스템 - 버스의 하차 시스템을 Verilog 로 만들어 DE2 보드에 구현 . - 논리 게이트 및 ... . 참고 문헌 (Verilog 를 이용한 ) 디지털 시스템 설계 - 강진구 , 조경순 , 김종태 , 양준성 ( 기초부터 응용까지 ) Verilog HDL - 차영배 구글 자료 검색 -Verilog servo motor 등등감사합니다 .{nameOfApplication=Show}

리포트 | 13페이지 | 2,000원 | 등록일 2016.12.24 | 수정일 2018.02.09

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기