"Code Assignment"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vsim carl shapiro 논리회로 verilog HDL carl shapiro binary to bcd converter xilinx buzzer SRAM verilog fsm

판매자 표지는 다운로드시 포함되지 않습니다.

"Code Assignment" 검색결과 41-60 / 192건

서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre

]이며, 순차적으로 Input S가 나타낼 수 있는 나머지 3가지 경우의 수도 각각 A[1], A[2], A[3] bit에 대응한다.Pin Assignment Code편의 ... Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] 3 * 8 Decoder 설계Add SourceSource Code모듈을 지정해주고, 사용할 Input 및 ... = 10000000으로 설정한다.Pin Assignment CodeBus Switch 1, 2, 3을 Input으로, LED 1, 2, 3, 4, 5, 6, 7, 8을 Output

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
verilog 7주차 Tri State buffer SRAM 보고서

inverter들이다. [그림 3]은 이러한 cross-coupled inverter를 logic circuit으로 표현한 것이다.2. 실습 내용 : Verilog Code 및 주석Tri ... (inverted) active lowoutput out;assign out = (enb) ? 1'bZ : in; //enb=1이면 high-Z, 0이면 in을 그대로 출력 ... bar 인풋inout io; // inout은 input, output 두 역할 모두 가능output out;assign io = (enb) ? 1'bZ : in; //io

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

[실험 1] Static 7-Segment ControllerAdd SourceSource Code4비트의 Input BCD가 나타낼 수 있는 0000~1001의 경우에 따라, a ... ~ g까지 output의 값을 적어놓은 단순한 나열형의 case 구문이다.Pin Assignment CodeInput BCD로 bus switch 1~4를 사용하며, output ... 으로 Seg A~G를 사용한다.Behavioral Simulation기본적인 Test Bench Source Code가 생성되었음을 알 수 있다. Simulation 조건에 맞

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

(included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] Half Adder 설계Add SourceSource Code모듈을 지정해주 ... 해준다.Pin Assignment CodeBus Switch 1, 2를 Input으로, LED 1, 2를 Output으로 설정해준다.Behavioral Simulation기본적인 ... Test Bench Source Code가 생성되었음을 알 수 있다. Simulation 조건에 맞게 Source Code를 수정해준다.Modified Test Bench

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre

되도록 Source Code를 작성한다.Source CodeAND Gate Test를 위한 모듈을 지정해주고, 사용할 Input 및 Output을 지정한다. 그리고 Output X에 대해서 ... , 다음과 같은 화면을 볼 수 있다.CompileImplement Design(Pin Assignment)Hierarchy에서 Top-level Source인 .v File을 마우스 ... 1을 사용하기 때문에, 핀 설정에 대한 코드를 Datasheet에 나와있는 대로 다음과 같이 적고, Save한다.Port Name 및 핀 번호Pin Assignment

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
verilog 6주차 seq counter FSM 보고서

로부터 영향을 받는다.2. 실습 내용 : Verilog Code 및 주석Gated D Latch`timescale 1ns / 1psmodule gated_D_latch(input D ... Q,output Qbar);assign Qbar = ~Q; //Qbar는 Q의 보수always @(posedge clk or posedge rst) //clk나 rst의 rising edge일 때beginif(rst) Q

Non-Ai HUMAN
| 리포트 | 25페이지 | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

] 병렬 데이터전송Add SourceSource Code모듈을 지정해주고, 사용할 Input 및 Output을 지정한다. 그리고 Output은 Register로 할당한다.clk1이 ... 의 값을 b에 옮긴다.Pin Assignment CodeBus Switch 1, 2, 3, 4를 Input data_in으로, LED 1, 2, 3, 4를 Output A ... and route를 시행할 수 있도록 한다.Behavioral Simulation기본적인 Test Bench Source Code가 생성되었음을 알 수 있다. Simulation

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Adders

adder,c_{ out} and S, to the green lights LEDG.3. Include the necessary pin assignments for the DE2 ... trying different values for numbers A, B, andcin.(3) Code : input a(4bit),b(4-bit),cin을 받아서 Full-adder 연산 ... using simple assign statements to specify the required logic functions-do not use other types of

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
How to measure INJURY SEVERETY

Trauma Score 0.9368 GCS + 0.7326 SBP +0.2908 RR GCS Systolic Blood Pressure Respiratory Rate Coded Value ... (maximal) automatically assigned the maximal ISS of 75Limitation of ISS For single injury with AIS 4 ... 139 U.S / Canadian institutionsTRISS Age 55Example 40 yrs blunt trauma Code W e i g ht Code x

Non-Ai HUMAN
| 리포트 | 53페이지 | 2,000원 | 등록일 2019.09.18

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Post

한다는 것을 알 수 있다.BCD to Excess-3 Code ConvertorSource CodeSource CodePin Assignment Code8 bit Input A에 대해 ... 한다는 것을 알 수 있다.4-bit Binary to BCD & Excess-3 Code ConvertorSource CodeSource CodePin Assignment ... 한다. Timing Simulation의 결과에서도 Output = Input + 를 내보내는 것을 확인할 수 있다. 따라서 BCD to Excess-3 Code Convertor가 잘 동작

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre

다.Pin Assignment Code분주하기 위한 clock은 1kHz, reset은 reset switch로 사용한다.rs는 Character LCD의 CLCD_RS를 사용하며, rw ... FPGA Chip)Pre-Lab실험 방법[실험 1] Text LCD에 문자 표시Add Source레포트의 분량 축소 목적으로 소스코드의 이미지를 줄인다.Source Code크게 4개 ... 한다.Behavioral Simulation기본적인 Test Bench Source Code가 생성되었음을 알 수 있다. Simulation 조건에 맞게 Source Code를 수정해준다

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre

10을 넣고, input X가 1일 경우 다음 state로 넘어간다.Pin Assignment CodeButton switch 1을 state machine의 state를 넘겨주 ... .Behavioral Simulation기본적인 Test Bench Source Code가 생성되었음을 알 수 있다. Simulation 조건에 맞게 Source Code를 수정해준다 ... 을 넣게 된다.Pin Assignment CodeButton switch 1을 state machine의 state를 넘겨주기 위한 input X로 할당한다.Reset switch

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Post

CodePin Assignment Code4 bit Input A, B에 대하여 Input A가 Input B보다 클 경우 Output 010, Input A보다 Input B가 클 ... CodeSource CodePin Assignment Code4 bit Input A, B에 대하여 Input A가 Input B보다 클 경우 Output A - B, Input A ... Subtractor로써 작동하는 것을 볼 수 있다.1-bit Comparator 설계Source CodeSource CodePin Assignment CodeInput A

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
디지털 시스템실험, Verilog 코딩, 16X4 RAM(Random Access memory) 설계, FPGA보드 결과 포함

안에는 RAM의 두 가지 기능, 쓰기와 읽기를 포함하였다.1. Memory의 Verilog Code이다.WR=1이면 A0~A3이 각각 D_IN0~D_IN3으로 저장되게 하였고RD ... 가 0이면 CLK에 관계없이 A0~A3이 지정된 주소의 내용(값)이 Q0~Q3으로 출력되고 RD가 1이면 Q는 모두 하이임피던스(z)가 되게 코딩하였다.if(RD==0)assign ... Q=SRAM[A];else if(RD==1)assign Q=4'bz;위와 같은 방법으로 coding을 해보여 했으나 인터넷에 검색해보니 C언어에서 주로 썻던 삼항연산자가 있

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2015.12.05

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

ModelingBehavioral Modeling Source Code1-bit Full Adder의 경우, 3개의 Input과 2개의 Output을 설정해준 뒤, bitwise operation을 통해 ... Input과 Output의 관계식을 적어주었다.Pin Assignment of 1-bit Full Adder1-bit Full Adder의 pin은 bus switch 1, 2, 3 ... 을 Input으로, LED 1, 2를 Output으로 사용하였다.Gate Primitive ModelingGate Primitive Modeling Source Code1-bit

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07_Post

CodePin Assignment Code외부 clock이 1이 될 경우 counter를 1로 올려주며, up 또한 1일 경우 output에 4’b0001을 더해준다. 만약 c ... /Down CounterSource CodeSource CodePin Assignment CodeClock과 up이 동시에 눌린 경우 output에 1을 더해준다. 8비트가 모두 1인 ... CodeSource CodePin Assignment CodeState 0, 1, 2, 3으로 나뉘어 있으며, State 0에서는 0센트의 경우, State 1은 5센트의 경우, State 2

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
Full CPU 설계 프로젝트-Verilog HDL code 포함

result----------------------------------------------------6. Verilog Code and DescriptionMAIN CODE ... ;wire carry6;assign {carry1,out1}=reg1+reg2;assign {carry2,out2}=reg1[30:0]+reg2[30:0];assign out3 ... = reg1 & reg2;assign out4 = reg1 * reg2;assign {carry3,out5}=reg1+reg2+1'b1;assign {carry4,out6}=reg1

Non-Ai HUMAN
| 리포트 | 29페이지 | 5,000원 | 등록일 2016.06.25

다운로드 장바구니
FINAL Project booth multiplier 와 carry Look ahead adder를 이용한 자판기 설계

Code/*--------------------------------------------------------------------------------Title : Clocks ... _register[11:8]), .cin(cout[1]),.s(go_register[11:8]),.cout(cout[2]));assign after = hex_mux[7 ... ];assign test_signal = hex_mux[3];register regseter(.in(go_register), .clk(iKEY[1]),.reset(iKEY[0]),.out

Non-Ai HUMAN
| 리포트 | 22페이지 | 5,000원 | 등록일 2018.04.04

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Post

은 right shift로 진행하였다.Results[응용] Text LCD에 학번 및 이름 표시Source CodeSource CodePin Assignment ... Simulation과 큰 차이는 없다.따라서 Timing Simulation도 실험의 성공을 뒷받침한다고 볼 수 있다.[응용] Text LCD display shiftSource Code수정 ... assignment를 위한 코드는 동일하므로, 생략하도록 한다.Resultst = 2t = 3t = 4t = 5t = 61초에 1칸씩 오른쪽으로 display가 shift 되는 것

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
Coffee Vending Machine의 verilog code 및 보고서

Code and Description**Coffee Vending Machine`timescale 1 ns / 100 ps // 시간간격과 해상도를 정의// State ... 한다.assign Click1 = Click_Black;assign Click2 = Click_Cream;assign Click3 = Click_Cream_Sugar;assign ... Enable_Buy = (Money[4:0] >= 5'b0010)? 1'b1 : 1'b0;assign Enable_CH = (Money[4:0] != 5'b0000)? 1'b1

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2016.05.20

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기