verilog 7주차 Tri State buffer SRAM 보고서

목차

없음

본문내용

1. 실습 이론

① High-Z
High-Z는 말 그대로 높은 저항값(임피던스값)을 의미한다.이 상태에서 로직 게이트는 0이나 1의 로직을 전부 가지지 않고 open circuit 되어있다. (도선이 끊겨있다고 생각한다.)
② Tri State Buffer
삼상 버퍼는 0과 1 High-Z를 나타낼 수 있는 논리 게이트이다.위의 삼상 버퍼는 active low(0일 때 켜짐)이다.즉 Enable이 0일 때 buffer 로 동작하고 1일 때 High-Z 상태가 된다.
③ Bidirectional Tri State Buffer
실제로는 인버터가 EN 과 ENb에 들어있다.En=0, Enb=1 일 때는 out 쪽이 버퍼가 되기 때문에 I/O-out 이 연결된다.En=1, Enb=0 일때는In-I/O가 연결된다.
④ SRAM
다음 [그림 2]는 SRAM에서 기억장치를 담당하는 6T SRAM Cell을 나타낸다.회로에서 확인할 수 있듯이 하나의 Cell에는 6개의 트랜지스터로 이루어져 있으며,낮은 전력 소모를 제공한다는 장점을 가지고 있다. 6개의 transistor 중 A1과 A2는 wordline에 의해서 ON/OFF가 조절되어 해당 Cell의 동작을 야기시키므로 Access transistor라 불린다.실질적으로 데이터가 저장되는 부분은 P1과 D1, P2와 D2로 이루어진Cross-coupled inverter들이다.[그림 3]은 이러한 cross-coupled inverter를 logic circuit으로표현한 것이다.

참고 자료

없음