"Ising model"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 555타이머 d플립플롭cadenc bjt voltage follower cc증폭기

판매자 표지는 다운로드시 포함되지 않습니다.

"Ising model" 검색결과 21-40 / 122건

서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)

자, gate primitive, behavioral modeling 등 논리회로를 설계하는 다양한 방법론을 학습한다. 또한 시뮬레이션을 위한 테스트 벤치 작성방법을 익힌다.2 ... 는 =을 이용한다.HDL 디자인을 위한 ISE 사용법은 다음과 같다.1. ISE Project Navigator를 실행하고 new project를 만든다. 이 때 top-level s ... -)이 입력된다.9. 테스트벤치 모듈을 클릭하고 Isim simulator를 확장한 후 simulate behavioral model을 우클릭 후 실행한다.10. 왼쪽 툴에서 전체

리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
0.1 ㎛ 이하의 게이트 길이를 갖는 Metamorphic High Electron Mobility Transistor의 모델링 및 구조 최적화 (Modeling and Optimization of sub-0.1 ㎛ gate Metamorphic High Electron Mobility Transistors)

대한전자공학회 한민, 김삼동, 이진구

논문 | 8페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

Std. 1364-2001로 개정되었다.- 새로운 SystemVerilog가 개발되어 ISEE 표준화를 추진중이다.- C와 비슷한 Syntax로, 문장 기술이 VHDL보다 간단 ... 가산기 모델링 예 (Behavioral modeling 사용)- Variable 모델링 예시2. 실험 장비 및 재료가. 실험 장비HBE Combo-II SE3. Result(1 ... 와 Behavioral Modeling 두 가지 방법을 이용하여 값을 확인하고 비교하였다. 1-bit Full Adder를 Gate Primitive Modeling 방법으로 설계

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험3 예비레포트 12주차

다..MODEL Q2n3904 npn+IS=1.26532e-10 BF=100 NF=1.5 VAF=1000+IKF=0.0272221 ISE=2.30771e-09 NE=3.31052 BR ... . Simulation Model of BJT Voltage follow circuitFigure SEQ Figure \* ARABIC 2. Simulation Model of ... 을 측정하시오.Figure SEQ Figure \* ARABIC 5. Simulation Model of BJT Voltage follow circuitFigure SEQ

리포트 | 9페이지 | 2,500원 | 등록일 2022.03.10

다운로드 장바구니
몬테카를로 방법을 이용한 분배함수 근 이론 연구 (Study on Partition Function Zeros by Using the Monte Carlo Method)

한국물리학회 김승연, 박종순, 김진민

논문 | 6페이지 | 무료 | 등록일 2025.05.27 | 수정일 2025.06.04

다운로드
서울시립대 전자전기컴퓨터설계실험3 예비레포트 11주차

하고 입력에 대한 출력을 확인한다.실험 방법 및 예상 실험 결과(Simulation)다음은 실험에 사용한 q2n3904의 parameter 값이다..MODEL Q2n3904 npn ... +IS=1.26532e-10 BF=100 NF=1.5 VAF=1000+IKF=0.0272221 ISE=2.30771e-09 NE=3.31052 BR=20.6302+NR=2 ... Model of Common-Emitter AmplifierVCC=10V, VEE=-10V, Rce=10 으로 설정하였다.[실험2] Simulation[2-1] [1]의 회로에 대하

리포트 | 10페이지 | 2,500원 | 등록일 2022.03.10

다운로드 장바구니
판매자 표지

정신간호 PTSD case

Scale-Revised; 이하 ISE-R)을 은헌정, 권태완, 이선미, 김태형, 최말례, 조수진(2005)이 번안하고 수정하여 개발한 한국어판 사건충격척도 수정판(IES-R-K ... )을 사용하였다.ISE-R-K는 각성(arousal), 침습(intrusion), 회피(avoidance)의 세 하위 차원 22개 문항으로 구성되어 있으며, 응답범위는 ‘전혀 그렇 ... 적 지지의 조절효과를 확인하기 위해 Hayes's Process Macro Model 1을 활용한 조절효과 검증을 실시하였다. 다음으로 조건부효과의 경향을 살펴보기 위하여 평균을 중심

리포트 | 12페이지 | 2,000원 | 등록일 2023.07.08

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 5주차

date목록실험 목적배경 이론실험 장비시뮬레이션 결과와 실험 결과의 비교38Decoder4:1MuxBCD to Excess3 Converter4:1Mux gate model코드 분석 및 ... Experiment)1) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD4. 시뮬레이션 결과와 실험 결과의 비교38 Decoder- 시뮬레이션 결과Functional s ... 0111EXCESS00001010결과 값이 일치함을 알 수 있다.4:1Mux gate model- 시뮬레이션 결과Functional simulationCodecodeCode 설명

리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
유연한 선부합 ICM 방식에 의한 탁본영상복원 (A Flexible Line-Fitting ICM Approach for Takbon Image Restoration)

한국정보처리학회 황재호

논문 | 8페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

. 1364-2001로 개정되었다.- 새로운 SystemVerilog가 개발되어 ISEE 표준화를 추진중이다.- C와 비슷한 Syntax로, 문장 기술이 VHDL보다 간단하다. ... 모델링 예 (Behavioral modeling 사용)- Variable 모델링 예시2. 실험 장비 및 재료가. 실험 장비HBE Combo-II SE3. Prelab(1

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
왕란다우 알고리듬을 이용한 두가지 다른 상태밀도의 분포 계산 (Estimate of Two Different Densities of States by Using the Wang-Landau Algorithm)

한국물리학회 류설, 곽우섭

논문 | 5페이지 | 무료 | 등록일 2025.04.14 | 수정일 2025.05.09

다운로드
판매자 표지

거시경제학 중간고사 요점정리

된다.새고전학파 경제학자(피셔)시간에 걸친 소비이론이자율이 시간에 걸친 대체효과(ISE)에 의해 현재소비와 저축에 영향임의보행소비모형유동성 제약이론소비1. 케인즈 절대소득가설(AIH ... 교환사무엘슨의 중첩세대모형(OG Model)가정 ① 사람들은 2기간 생존한다.② 재화는 저장이 불가능하다.③ 젊었을 때 소득으로 재화 한단위가 주어지고, 늙었을 때 소득이 없

시험자료 | 13페이지 | 1,000원 | 등록일 2023.10.05

다운로드 장바구니
[의료기관인증대비]의료기기관련 양식 모음

리 자제 조 년 월입 고 일Model NO입 고 금 액Serial NO유지보수여부형 태무상수리기간납 품 처연간점검횟수연 락 처점 검 주 체보 유 대 수점검 업체명등 급 분 류 ... 로 모니터한다. 효소(Enzymes), 기질(Substrates), 전해질(ISE: Ion Selective Electrolytes), 단백질(Specific protein

서식 | 1,500원 | 등록일 2023.07.20 | 수정일 2023.08.21

다운로드 장바구니
서울시립대학교 전전설2 9주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

, Module instantiation을 이용한 Structural modeling방법 등을 실험한다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 수행 ... (2) Xilinx ISE를 구동하기 위한 컴퓨터 or 노트북3. Reference (참고 문헌)- ADM1602K-NSW-FBS-3.3v.pdf- 전전컴실험2 교안PAGE \* MERGEFORMAT2PAGE \* MERGEFORMAT2

리포트 | 24페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니
CE,CB,CC증폭기(고주파응답회로,캐스코드증폭기)

0 100kRe 6 0 1kCe 6 0 22uQ 5 4 6 Q2sc1815.model Q2sc1815 NPN(Is=639.5E-18 Xti=3 Eg=1.11 Vaf=172.5 ... Bf=150 Ise=750.1E-18+ Ne=1.47 Ikf=.8587 Nk=.5413 Xtb=1.5 Var=100 Br=6.575 Isc=4.653f+ Nc=1.185 Ikr ... 22uRL 7 0 100kRe 6 0 1kQ 5 4 6 Q2sc1815.model Q2sc1815 NPN(Is=639.5E-18 Xti=3 Eg=1.11 Vaf=172.5 Bf

리포트 | 7페이지 | 1,000원 | 등록일 2019.11.09

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1

장치Xilinx ISE 프로그램, HBE-Combo Ⅱ-DLD, 노트북4. 실험 방법(1) One bit 반가산기1) if 문을 사용하는 Behavioral Level ... modelingBehavioral Level modeling 이용한Half_adderHalf_adder test benchHalf_adder simulationHalf_adder pin(2 ... 설정은 2)번과 동일`Full_adder simulation2) Behavioral level modeling(if 문 사용)Behavioral Level modeling 이용

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
시립대 전전설2 [2주차 예비] 레포트

전자전기컴퓨터설계실험 ⅡPre-report2주차: HDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개 ... 를 사용하는 방법, Behavioral modeling을 이용한 설계방법을 실험을 통해서 실시한다. 설계한 로직을 시뮬레이션 하기 위해 테스트 밴치까지 작성을 한다.나 ... hain을 설정하고 ISE IMPACT에서 심볼이 잘 출력이 되었는지 확인한다. Program을 선택해주고 프로그램을 한다.(2) Procedure of Lab 2.Half Adder1

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
서울시립대학교 전전설2 4주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

- 1-bit 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.- 진리표ABCS0000010110011110(2) Lab 2- One ... instantiation을 활용한 방법ii) Behavioral level modeling 활용(3) Lab 3- 4-bit 가산기를 2가지 방법으로 설계하시오i) Behavioral ... level modeling(if문 활용)ii) Behavioral level modeling(assign문 활용)(4) Lab 4 (응용과제)- 4-bit Comparator를 설계

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

하여 Combinational Logic을 설계 및 실험한다. 연산 로직, 비교기 등을 설계한다. Module instantiation을 이용한 Structural modeling방법을 실습 ... 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.- 진리표ABCS0000010110011110(2) Lab 2- One-bit 전가산기 ... instantiation을 활용한 방법ii) Behavioral level modeling 활용(3) Lab 3- 4-bit 가산기를 2가지 방법으로 설계하시오i) Behavioral level

리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

방법론인 bit operators, Gate Primitive, Behavioral modeling을 이용한 설계 방법을 학습한다.마지막으로 설계한 로직을 시뮬레이션하기 위한 테스트 ... 하는 것이 어려울 수 있다. 그에 비해 VHDL은 high-level modeling을 지원하는 더 많은 구성을 가질 수 있다는 장점이 있으며, 프로그래밍 되는 장치의 실제 작동을 반영 ... - Behavioral modeling을 활용하여 2-input AND 게이트 설계를 진행하시오.(4) Lab 4- Two-input XOR 게이트를 아래의 세가지 방법으로 각각 설계

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니

이전10개 123 4 5 6 7 다음10개

파워링크

신청하기