"Ising model"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 555타이머 d플립플롭cadenc bjt voltage follower cc증폭기

판매자 표지는 다운로드시 포함되지 않습니다.

"Ising model" 검색결과 61-80 / 122건

[verilog HDL] 감산기와 비교기의 설계

는 소자이다. CITATION Wik13 \l 1042 (Wikipedia, 2013)2) Xilinx ISE : Xilinx ISE는 HDL 디자인의 통합과 그 분석을 위한 소프트 ... 를 설계하시오.입력 X : 버튼 스위치 1입력 Y : 버튼 스위치 2입력 B0 : 버튼 스위치 3출력 D : LED1출력 B1 : LED2Behaviral Modeling을 통한 1 ... Modeling을 통한 1bit Comparator의 설계1bit Comparator의 simulation을 위한 testbenchFunctional SimulationTiming

리포트 | 27페이지 | 3,000원 | 등록일 2014.11.02

다운로드 장바구니
4_bjt_dc_sim

DC 0Q1 VCE VBE 0 0 Q2N3904.model Q2N3904 NPN (Is=6.734f Xti=3 Eg=1.11 Vaf=5.03 Bf=416.4+ Ne=1.259 Ise ... 0 5 1m LIN VBE 0 5 1.model Q2N3904 NPN (Is=6.734f Xti=3 Eg=1.11 Vaf=5.03 Bf=416.4+ Ne=1.259 Ise=6 ... VBE 0 0 Q2N3905.model Q2N3905 PNP(Is=1.41f Xti=3 Eg=1.11 Vaf=18.7 Bf=90.35+ Ne=1.5 Ise=0 Ikf=80m Xtb=1

리포트 | 10페이지 | 1,000원 | 등록일 2012.10.06

다운로드 장바구니
Lab#07 Sequential Logic Design2

diagram, State table로 표현이 가능하다. State machine에는 Moore machine과 Mealy machine이 있다.3) Moore Model출력값 ... )-XC3S200-Xilinx ISE.-ISim (simulator)-XST (Synthesis tool)나. Methods1) Moore machine가) 프로젝트를 생성

리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
결과보고서 #5

고, Xilinx ISE를 통해 실제 동작을 확인한다.2. 실험 결과- 실험 1. 8가지 기능을 가진 ALU 설계(1) Behavioral modeling1) 기능표S _{2}S _{1}S

리포트 | 7페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
전자회로 실험 ) 안정전원 예비보고서

-netlist.op.model D1N5234 D(Is=1.536f Rs=1.687 Ikf=0 N=1 Xti=3 Eg=1.11 Cjo=130p M=.5259+ Vj=.75 Fc=.5 Isr ... 5234 case=DO-35* 89-9-18 gjg* Vz = 6.2 @ 20mA, Zz = 9 @ 1mA, Zz = 3.4 @ 5mA, Zz = 1.85 @ 20mA.model ... Q2N4400 NPN(Is=26.03f Xti=3 Eg=1.11 Vaf=90.7 Bf=203.9 Ise=96.76f+ Ne=1.329 Ikf=.4144 Nk=.5 Xtb=1.5

리포트 | 13페이지 | 1,000원 | 등록일 2016.01.12

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [결과레포트]

(Equipments, Devices) of this Lab(1) Xilinx ISE다. Matters that require attentions(1) Attentions to ... bit Shift Register설계 및 HBE_COMBO를 통한 확인.PreLab에서 설계한 D-FlipFlop을 이용하여 Gate Primitive Modeling으로 설계

리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
PID 제어기 parameter 조율

를 통한 제어…15▷ 추가실험 2ISE 최적화 함수를 통한 제어…15▷ 추가실험 3Cohen-Coon tuning method를 통한 제어…16▷ 결과 비교각 Tuning 방법의 제어 ... 을 학습하고, 공정에 적용되는 PID controller의 각 parameter들의 의미를 학습한다.4) Matlab을 사용해 modeling을 해봄으로써 Matlab 활용능력을 향상

리포트 | 37페이지 | 3,000원 | 등록일 2015.09.18 | 수정일 2016.09.20

다운로드 장바구니
전전컴설계실험2-7주차예비

0I1-실험과정1. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 2:1 Mux를 설계한다..2. 2:1 Mux 를 Synthesize - XST ... S0’I2 +S1S0I3-실험과정1. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 4:1 Mux를 설계한다..2. 4:1 Mux ... to Excess-3 Code Convertor를 설계하시오-실험과정1. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 BCD to Excess-3

리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
공정제어

Model Control Method∴ISE:10.3IAE:15.03ITAE:174.5λ=0.5ISE5IAE1ITAE5Λ=1.010.6114.66158.8λ=1.510.7414 ... (Internal Model Control)6) 좋은 제어기에 대한 판별기준(Criteria for Good control)7) 오차 제곱의 합(the Sum of the Squares ... Model Control Method2) SOPDT2-1) Ziegler-Nichols Method2-2) Internal Model Control Method4. 결론5. 참고문헌

리포트 | 38페이지 | 1,000원 | 등록일 2012.02.10

다운로드 장바구니
전전컴설계실험2-7주차결과

: BUS Switch 8출력Q : LED 1, 2-실험 이론2x1 MUX : Y= S0’I0+S0I1-실험과정1. Xilinx ISE S/W 의 Project에 Veliog 코드 ... Be실험 이론4x1 MUX : Y= S1’S0’I0+S1’S0I1+S1S0’I2 +S1S0I3-실험과정1. Xilinx ISE S/W 의 Project에 Veliog 코드를 이용 ... 을 확인하여 예상값과 결과값을 비교한다.나.InLab-InLab1BCD to Excess-3 Code Convertor를 설계하시오-실험과정1. Xilinx ISE S/W

리포트 | 20페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
실험9. 555타이머 예비레포트

).model qpnp555pnp(is=650.6e-18 xti=3 eg=1.11 vaf=115.7 bf=70.35 ne=1.829+ise=180.5f ikf=20m xtb=1.5 br ... ).ends.model Q2N3906PNP(Is=1.41f Xti=3 Eg=1.11 Vaf=18.7 Bf=180.7 Ne=1.5 Ise=0+Ikf=80m Xtb=1.5 Br=4.977 Nc한다. ... 및 Simulation- 단안정 모드- Monostable* This model is for the old bipolar 555 supplied by National* Semi

리포트 | 22페이지 | 2,000원 | 등록일 2012.06.23 | 수정일 2017.05.13

다운로드 장바구니
전자회로+프로젝트+발표

전자회로 프로젝트 다단증폭기 설계차 례 1. 설계과정 2. Q2N2222 Model Parameters 3. emitter follower (1)emitter follower ... 부분이 증폭기의 주파수응답을 결정하는데 중요한 요소인가를 분석하기 위해2. Q2N2222 Model Parameters IS=14.34f XTI=3 EG=1.11 VAF74.03 ... BF=100 NE=1.307 ISE=14.34f IKF=.2847 XTB1.5 BR=6.092 NC=2 ISC=0 IKR=0 RC=1 CJC=7.306p MJC=.3416 VJC

리포트 | 25페이지 | 3,000원 | 등록일 2012.10.31

다운로드 장바구니
Digital System Design VHDL(디지털 시스템 디자인 VHDL)

. Ex) Xilinx ISE 와 Modelsim 를 이용하여 합성하고 , 검증하시오 . (Structure Modeling) 디지털 시스템조합회로 : 8 Bit 가산기 (8 ... ) Xilinx ISE 와 Modelsim 를 이용하여 합성하고 , 검증하시오 . (Structure Modeling) 디지털 시스템조합회로 : 1Bit 비교기 (1 Bit Comparator ... ) ISE 와 Modelsim 을 이용하여 설계하고 검증하시오 .(Behavioral Modeling) A B EQ 0 0 1 0 1 0 1 0 0 1 1 1 디지털 시스템조합회

리포트 | 53페이지 | 3,500원 | 등록일 2011.11.08

다운로드 장바구니
BJT를 이용한 CE 증폭기의 피드백 회로 설계 및 PSPICE 구현, 시뮬레이션

.model BNPN NPN(Is=10f Xti=3 Eg=1.11 Vaf=100 Bf=200 Ise=78.09f Ne=1.79+ Ikf=56.5m Nk=.5 Xtb=1.5 Var ... 에로 나타나며,→,로 대치하고, BJT들을 Hybrid-pi Model로 나타내면 다음과 같다.이며,는로 흐르는 전류이다.를 구하기 위해서는위 노드의 전압을 알아야 하는데,윗부분 ... 3.4KRF 2 8 10KRL 6 0 1KCC1 9 2 100UCC2 5 6 100UCE1 4 0 100UCF 8 7 100UVS 1 0 AC 1.model BNPN NPN(Is

리포트 | 8페이지 | 1,000원 | 등록일 2011.12.28

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

bench code를 GATE PRIMITIVE modeling & BEHAVIORAL modeling이 두 가지 방식을 통해 작성하고, Spartan-3로 다운받아 실제로 구현 ... 다.1. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험을 통해 Verilog HDL의 원리와 gate primitive modeling ... 하듯이, VERILOG에서는 최상위 MODULE이 있고 하위 모듈과 연결되어 전체시스템을 이룬다.(2) gate primitive modeling(가) 하드웨어의 설계기법 중에 하위 수준의 모델링이

리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
전자회로 고정바이어스 IsSpice

#ALIAS Y1 V(1)*#OP*#SHOW ALL : ALL*#SHOWMOD ALL : ALL.OPTIONS ACCTQ1 1 4 0 QN2219A.MODEL QN2219A NPN ... BF=205 BR=4 CJC=15.2P CJE=29.5P IKF=.5+ IKR=.225 IS=81.1F ISE=10.6P NE=2 NF=1 NR=1 RB=1.37 RC=.137 ... :\ELECTRONIC DEVICES\130419\1.CIR SETUP1BJT: Bipolar Junction Transistordevice q1model qn2219aoff 0

리포트 | 43페이지 | 3,000원 | 등록일 2014.05.27 | 수정일 2014.12.01

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

Labmitive modeling(가) 하드웨어의 설계기법 중에 하위 수준의 모델링이다. 논리 게이트 들의 조합으로 모델링 한다. 기본적이고, 회로의 기본 지식이 있는 사람들은 직관 ... 하는 것과 관계)(3)behavioral modeling(가) 최상위 추상화 수준에서의 회로 설계를 말한다. 아키텍처적인 평가를 할 때 사용한다. 행위 수준 모델링으로 알고리즘상의 검증 ... ) Hy of the Lab 1.(가) GATE PRIMITIVE MODELING 실험(나) “Lab 1”을 위한 실험 순서 및 구현 방법1. gate primitive modeling

리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
lab8-pre BJT 소자동작 및 증폭기 회로

3904.model Q2N3904 NPN(Is=6.734f Xti=3 Eg=1.11+Vaf=74.03 f=416.4 Ne=1.259 Ise=6.734f Ikf=66.78m+Xtb ... for the Q2N3904.model Q2N3904 NPN(Is=6.734f Xti=3 Eg=1.11 Vaf=74.03+Bf=416.4 Ne=1.259 Ise=6.734f ... the Q2N3904.model Q2N3904 NPN(Is=6.734f Xti=3 Eg=1.11 Vaf=74.03 Bf=416.4 Ne=1.259+ Ise=6.734f Ikf=66

리포트 | 9페이지 | 1,000원 | 등록일 2010.08.29

다운로드 장바구니
BCD to Excess-3 Code Conveter

code화 시켜 Spartan-3 board에 download해서 원하는 결과를 수행 할 수 있다. Behavioral model code를 구성하고 functional ... 하는 Dataflow model code로 구성해 보고 functional/timing simulation을 수행, board에 download하여 동작상태를 확인한다.Behavioral ... 은 역할을 수행Materials & Methods- Xilinx사 Spartan 3E board, Xilinx ISE 9.2i –Assignment 1Design the BCD-to

리포트 | 15페이지 | 1,500원 | 등록일 2010.11.02

다운로드 장바구니
2-port OR gate

2주차 과제1. 설계 배경 및 목표이론적으로 배운 기본적인 VHDL의 개요를 알고 VHDL 프로그램 (Xilinx ISE, ModelSim XE)의 사용법을 습득한다. 2 ... Port AND Gate를 구성하고 시뮬레이션을 실습해 본 결과를 바탕으로 2 Port OR Gate를 Data Flow Modeling을 통해 구현하고 그에 따른 시뮬레이션 결과를 3 ... 다. ◎ Behavioral Modeling Description(동작적 표현방법) - 회로의 표현을 기능적 혹은 동작적 알고리즘으로 기술하는 방식이다. 주로 기술된 문장의 순서대로 동작

리포트 | 17페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니

이전10개 1 2 345 6 7 다음10개

파워링크

신청하기