• AI글쓰기 2.1 업데이트
  • 통합검색(431)
  • 리포트(391)
  • 자기소개서(32)
  • 논문(5)
  • 이력서(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

논리 전전설2 HDL 및 실습 FPGA nand gate verilog 시계 7segment Excess3 to BCD 논리설계및실험
판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-a" 검색결과 301-320 / 431건

  • 자료 표지
    결과보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA.hwp
    circuit design in verilog HDL- Software Simulation with a test-bench- H/W Synthesis- Co-Simulation ... /Emulation with a FPGA board2. Problem StatementDesign a simple 4-bit Ripple Carry Adder in verilog ... hould design a complex digital circuit in verilog HDL, we are going to deal with a digital circuit
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2010.10.09
    다운로드 장바구니
  • 자료 표지
    드 모르간의 법칙
    23) 네이버 백과사전4) Hyperlink "http://webdocs.cs.ualberta.ca/~amaral/courses/329/webslides/Topic2 ... -DeMorganLaws/sld008.htm" http://webdocs.cs.ualberta.ca/~amaral/courses/329/webslides/Topic2-DeMorganLaws/sld008.htm5) www.google.com image-searching ... 와 같이 X, Y의 곱의 Complement는 각각의 X, Y의 Complement의 합과 같다.3. 실험 방법1) 실험 1 : NOT 게이트 실험그림 3-3과 같이 NOT와 AND
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2013.11.18
    다운로드 장바구니
  • 자료 표지
    전기전자기초실험 Chapter 8 Combination Logic Circuit DesignPre-report
    .Data Output: Z=(A · S') + (B · S)- 4】1 multiplexerThis multiplexer has a boolean equation where A ... demultiplexer is a device that taking a single input signal and selecting group of data-output-lines ... have full ripple-blanking input/output controls and a lamp test input. segment Identification and
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2011.12.18
    다운로드 장바구니
  • 자료 표지
    부울대수의정리
    Design, (Alan B.Marcovitz). Ch22) 디지털 논리회로 설계 – Verilog 기초, (김종수 외 6명), Ch23) www.google.com image-searching ... 1 중 하나의 값을 갖는다고 가정하자. 그리고, 다음 axiom 들이 true라고 가정하자.1a. 0·0 = 01b. 1+1= 12a. 1·1 = 12b. 0+1 = 03a. 0 ... ·1 = 1·0 = 03b. 1+0 = 0+1 = 14a. If x = 0, then x’ = 14b. If x = 1, then x’ = 1위 axiom(공리)으로부터, 변수가 1
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2013.11.18
    다운로드 장바구니
  • 자료 표지
    verilog를 이용한 부호있는 4bit 곱셈기(multiplier) 설계 및 분석
    2011 Mid-term Exam ReworkProblem 7 – (d) verilog coding, testbench, simulation 분석signed multiplier ... 와 multiplier의 곱으로 7bit의 결과값인 productoutput done; //연산 완료 신호 donereg [2:0] state;reg [7:0] A;reg [3:0 ... )assign pneg=MSB_mplier^MSB_mcand; //곱하는 두 수의 답의 부호 판단곱하는 두수의 부호가 같은 경우 (+)*(+), (-)*(-) 이면 pneg=0곱하는 두수
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2011.12.18
    다운로드 장바구니
  • 자료 표지
    Embedded System 2nd_Report LCD Control
    TEXT-LCD blinking and TEXT-LCD shifting with speed control4.BackgroundWhat is LCD?A liquid-crystal ... available to display arbitrary images (as in a general-purpose computer display) or fixed images which can ... be displayed or hidden, such as preset words, digits, and 7-segment displays as in a digital clock
    Non-Ai HUMAN
    | 리포트 | 60페이지 | 3,500원 | 등록일 2013.10.28
    다운로드 장바구니
  • 자료 표지
    8비트 가산기 디지털회로실험 예비보고서
    디지털회로실험 사전보고서-Lesson 8 8비트 가산기□ 시뮬레이션7-세그먼트 시뮬레이션Verilog HDL 코드시뮬레이션 결과입력값출력값숫자4(D)3(C)2(B)1(A ... 7-세그먼트 디코더 datasheet지난 실험에서 7-세그먼트 디코더 회로를 쿼터스2 프로그램을 이용해 논리도를 그려 구성했다. 이번에는 verilog HDL 코드를 이용해 8비트 ... 한 결과로 출력되는 것을 알 수 있다.□ 결론 및 토의이번실험은 디코더 회로를 가지고 10가지의 서로다른 숫자모양을 출력하는 7-세그먼트의 출력을 verilog HDL코드로 확인
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23
    다운로드 장바구니
  • 자료 표지
    2-Bit Adder Design
    을 Verilog를 이용하여 다음과 같이 나타내었다. 우선은 Gate-Level Modeling의 방법을 이용하여 아래의 Verilog를 완성하였다. 필요에 의해서 wire를 a ... 이번 실험은 2-Bit Adder Design 을 확인하는 실험이었다. 2-Bit Adder Design 는 B1, B0, A1, A1 을 Input으로 하고, C0, S1, S ... Boolean Expression을 Verilog로 표현하여 Truth Table과 일치하는지 확인하였다.1. 실험값아래의 그림에 있는 2-Bit Binary Adder를 이용하여 B1
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-10주차 결과
    (1)Procedure of Lab-Lab 1Design the 74LS193A counters 지난 실험 마지막 과제였던 72LS193A counter의 출력 값을 FND와 FND ... -10주차 Post Lab#8-(Application-Designsegment and Piezo-Control)학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 ... 교수님담당조교김민혁 조교님수업날짜2013.11.4-10주차 실험--목차-서론(Introduction)-실험목적-실험을 위해 필수 배경이론, 개념-실험의 가설 및 근거방법
    Non-Ai HUMAN
    | 리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    Verilog HDL을 이용한 플립플롭 구현
    디지털 논리 회로(6.5 연습문제 7번 a)정보통신공학과1. Verilog HDL로 코딩하기Verilog는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어(HDL ... edge-triggered이다. 클리어 입력이 없는 회로에서 각 플리플롭은 0으로 초기화되었다고 가정한다.)☞ 몇몇 시스템에서 출력은 현재 상태뿐 아니라 현재의 입력까지 의존한다. 회로 ... 가 관계하기 때문에 이 회로는 Mealy 모델이다.3. F/F inputs과 output에 대한 식☞ 회로로부터 구한다.Da = XB'Db = X'A'Z = XB + X'A'B'4
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2010.11.03
    다운로드 장바구니
  • 자료 표지
    가산기,감산기 회로 실험(예비)
    회로를 할 수 있는 능력을 배양한다.? 실험관련 이론- 반가산기(HA : half adder)2개의 2진수 A와 B를 가산하여 그 합의 출력 S(sum)와 윗자리오의 자리올림 수 ... )*************101- 참고문헌 : Fundamentals of Digital Logic with Verilog Design, Stephen Brown(2002)- 전가산기(FA : full ... adder)임의의 n비트 수의 2진수 A와 B를 가산하기 위해서는 전단의 자리올림수(Cin-1)와 합하여 합 S와 자리올림수 Cout을 출력하는 논리회로이다.이 논리회로는 두 개의 반
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11
    다운로드 장바구니
  • 자료 표지
    중간실기고사
    = 0;b = 0;sub = 0;endalways#20 a=$random;always#20 b=$random;always#600 sub=~sub;endmodule2-2 ... .2-1번입니다.소스코드`timescale 1ns / 1ps ... ://// Dependencies://// Revision:// Revision 0.01 - File Created// Additional Comments
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2012.04.20
    다운로드 장바구니
  • 자료 표지
    예비보고서-Exp9.Inverse DCT Hardware Module Design
    Verilog.3) Verify the operation of the designed hardware with a logic simulator (e.g., Modelsim).3 ... 에 dependent 함을 나타내고 있으므로 무어머신 임을 알 수 있다.(3) Describe the operation of a counter using Verilog.Verilog ... Verilog HDL are basic tools for describing digital circuits which performs specified functionalities. In
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2010.10.09
    다운로드 장바구니
  • 자료 표지
    VHDL을 이용한 TLC설계,개선사항,Traffic light controller설계 집적설계
    성 Sensor 대기시간 알림 표시 전력소비량 디자인 LED 상태표시 색상 수명 A/S 경제성 시장성 지능성 횡단보도 좌회전In-out of the frame LED 선명도 브랜드 ... 화려한 디자인 신호의 정확성 대기시간 알림 표시 Sensor A/S 시인성 수명 경제성 좌회전 횡단보도C E Diagram Traffic Light Controller Sensor ... North East South West Red Green0 Green14 거리 교통 신호 제어기 설계 초기상태 : 남 - 북 방향 Green, 보행자 신호 Green. 나머지 동
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 1,000원 | 등록일 2010.06.05
    다운로드 장바구니
  • 자료 표지
    FPGA와 Verilog를 이용한 co-simulation과 co-emulation.
    verilog HDL, we are going to deal with a digital circuit design-flow using a simple adder. You can learn ... StatementDesign a simple 4-bit Ripple Carry Adder in verilog HDL and simulate it with a test-bench. Then Do ... how to do the followings in this experiment.- Digital circuit design in verilog HDL- Software
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 4,000원 | 등록일 2009.12.24
    다운로드 장바구니
  • 자료 표지
    verilog를 이용한 spartan led 제어
    Prototyping Using Verilog Examples - Chu, Pong P4. Real XILINX FPGA World 8.1 - 김혁,박경윤,정명진5. Real World FPGA ... DESIGN with velilog - KEN 챌르무6. Verilog Coding for Logic Synthesis - Weng Fook LEE`timescale 1ns / 1 ... .구성된 state table2. 속도조절을 위해 사용한 방법고찰 및 실험 평가참고문헌과제 1. 다이얼을 사용한 LED 쉬프팅문제의 조건- Reset 상태(스위치 사용) : 가운데
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 3,000원 | 등록일 2010.10.27
    다운로드 장바구니
  • 자료 표지
    1-bit Full Adder and 8-bit carry select Adder Design
    Full Adder를 만들기 위해서 Verilog를 이용했다. Verilog의 표현 방법 중에서 아래의 그림과 같이 Gate-Level Modeling의 방법을 이용하여 1 Bit ... 었다.⇒△ Verilog File위의 그림과 같이 4 Bit binary ripple carry adder 는 총 9개의 Input을 갖고, 5개의 Output을 갖는 Adder이다. 우선 1 Bit ... Full Adder를 만들었다.여기서 위의 Verilog File을 schematic File로 표현하기 위해서 create Symbol Files for current File
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21
    다운로드 장바구니
  • 자료 표지
    FPGA 디지털 시스템 설계 : 16:1 Mux 및 Hex to 7 segment 설계
    라 a부터 f까지 포함된 16진수로 준다면, 그것을 바꿔주는 Decoder의 이름은 Hexadecimal-to-7 Segment Decoder일 것이다.a부터 f까지의 문자를 7 s ... Multiplexer라면bit의 select 포트가 있어야 할 것이다. Hex-to-7 Segment Decoder는 현재 4bit를 모두 사용하고 있기 때문에, 만약 7 segment로 a~f ... 16-to-1 Multiplexer 및 Hexadecimal-to-7 Segment Decoder 설계1. 16-to-1 Multiplexer Module 설계
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2012.06.18
    다운로드 장바구니
  • 자료 표지
    예비보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA
    circuit design in verilog HDL- Software Simulation with a test-bench- H/W Synthesis- Co-Simulation ... /Emulation with a FPGA board2. Problem StatementDesign a simple 4-bit Ripple Carry Adder in verilog ... hould design a complex digital circuit in verilog HDL, we are going to deal with a digital circuit
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09
    다운로드 장바구니
  • 자료 표지
    디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서
    4 ^ B4 ^ C3;assign C4 = (A4 & B4) + (A4 & C3) + (B4 & C3);endmodule위의 코드는 4-bit adder를 verilog 코드 ... 가 존재 하지 않는다.4) adder/subtractor를 verilog HDL로 구현하시오.module ADDER(A1, B1, A2, B2, A3, B3, A4, B4, S1, S2 ... . Full adder)3) 4-bit adder/subtracter여러 비트의 덧셈이 가능한 adder는 1 bit adder를 연결하여 구현될 수 있다. 가장 낮은 자리는 올림수
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 26일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:51 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기