• AI글쓰기 2.1 업데이트
  • 통합검색(431)
  • 리포트(391)
  • 자기소개서(32)
  • 논문(5)
  • 이력서(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

논리 전전설2 HDL 및 실습 FPGA nand gate verilog 시계 7segment Excess3 to BCD 논리설계및실험
판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-a" 검색결과 221-240 / 431건

  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)2주차결과
    로 1-bit Full Adder 설계하시오Module Instance SymbolBoardA=0 B=0 C(i)=0 S=0 C=0A=0 B=0 C(i)=0 S=0 C=0A=0 B ... 하다. 예를 들어 왼쪽의 그림은 초기값이 a,b,c =0 이고 250ns 후 부터는 그 값이 변경된다는 점을 알 수 있다.아이심 자체에서 그 값을 넣어줄 수 있으나 이렇게 verilog ... A%A42) HBE-ComboⅡ-SEhttp://www.hanback.co.kr/products/view/343
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    Combinational Logic Design Ⅱ Decoder, Encoder and Mux
    Pre-Lab Report- Title: Lab#05_Combinational_Logic_Design_Ⅱ@ Decoder, Encoder and Mux-담당 교수담당 조교실 험 ... .Implement Design을 실행시켜 다시 컴파일 한다.Simulation을 선택한 후 Verilog HDL Module 이름을 선택한 다음 마우스 오른쪽 버튼을 클릭하여 New ... Source...항목 선택한다.Verilog Test Fixture 선택하고 파일 이름을 설정한다. 그 후 기본으로 작성된 Text Fixture 파일을 Simulation 조건
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06
    다운로드 장바구니
  • 자료 표지
    verilog 풀애더 멀티플렉서 보고서
    . 실습 내용 : Verilog Code 및 주석FULL ADDER`timescale 1ns / 1ps //시간단위 : 1ns 해상도 : 1ps//시간단위 - #n일때 n뒤에 붙 ... 는 / Inputsreg a;reg b;reg c_in;// Outputswire sum;wire c_out;// Instantiate the Unit Under Test (UUT ... )fulladder uut (.sum(sum),.c_out(c_out),.a(a),.b(b),.c_in(c_in));initial begin// Initialize Inputsa
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,000원 | 등록일 2018.12.27
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [1주차 결과] 레포트
    , pakage PQ208, Speed -4, synthesis Tool XST, Simulator lSim, Preterred Language Verilog를 설정해준다.2) sc ... (참고문헌)1) https://electronics.stackexchange.com/questions/166633/why-is-a-half-adder-implemented-with-xohtm- ... 전자전기컴퓨터설계실험 ⅡPost-reportHDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개)가. Purpose
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    Combinational Logic Design ⅠArithmetic Logic and Comparator
    Pre-Lab Report- Title: Lab#04_Combinational_Logic_Design_Ⅰ@ Arithmetic_Logic and Comparator-담당 교수담당 ... (참고문헌)Introduction (실험에 대한 소개)Purpose of this Lab : 연산회로에 대해서 알아보고 반가산기, 전가산기 및 4-bit 가산기를 ISE 프로그램 ... (A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로Truth table전가산기두 개의 입력 비트와 자리올림의 입력비트(Carry IN: Ci)를 합하여 합
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,000원 | 등록일 2016.04.06
    다운로드 장바구니
  • 자료 표지
    Application Design Ⅰ7-segment and Piezo Control
    사용하는 I/O는 8개이다.제어되는 7-Segment의 숫자가 늘어날 수록 사용하는 I/O 수도 많이 늘어나기 때문에, 사용하는 7-Segment의 a, b, c, d, e, f ... Pre-Lab Report- Title: Lab#08 Application_Design_Ⅰ @ 7-segment and Piezo_Control-담당 교수담당 조교실 험 일학 번 ... )Introduction (실험에 대한 소개)Purpose of this Lab : 7-Segment Decoder와 PIEZO에 대해서 알아보고 Static 7-Segment 컨트롤러 설계
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,000원 | 등록일 2016.04.06
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Post
    한다. Subtractor로 작동하는 경우, Two’s Complement에 따라 Output이 나올 것이다.Results4-bit Full Adder SubtractorInput A는 bus ... = 0001, Input C_in = 1Input A 0001, Input B = 0001, Input C_in = 1일 경우, 4-bit Full Subtractor로 작동한다. 따라서 ... A 0001, Input B = 0001, Input C_in = 0일 경우, 4-bit Full Adder로 작동한다. 따라서 Output은 0010이 출력되며, LED 5
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    논리회로실험 5주차 결과보고서
    +C) 가 성립함을 알 수 있다.[ 실험 2 - 1 + 2]? F = A` + B` + C` 와 S = (A?B?C)` 에 대해 Verilog HDL을 만들고 Modelsim ... 결 과 보 고 서5주차부울대수의 간소화(2)Verilog HDL code 이용분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ... 을 실험 목적으로 한다.? F = AB` + A`B`C와 S = B`( A+C )에 대해 Verilog HDL을 만들고 Modelsim을 이용해서 결과 파형을 작성한다.모든
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [예비레포트]
    [07주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.10.24(Monday)학번2013440043이름문범우목차1 ... . Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-8가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential ... Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-82. Materials & Methods (실험장비및재료와실험방법) ‥‥‥9가. 실험을통해구하
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator
    A : 1 + B : 1 + X : 0 = 출력 S : 0 + C : 0입력 A : 1 + B : 1 + X : 1 = 출력 S : 1 + C : 1Inlab 2. 4-bit ... =(S) & 1(C)모두 켜짐A – B – X = 0 – 1 – 0⇒ -1 + 2(borrow)⇒1(S) & 1(C)모두 켜짐A – B – X = 1 – 0 – 0⇒1(S) & 0 ... (C)S만 켜짐A – B – X = 0 – 1 – 1⇒ -2 + 2(borrow)⇒0(S) & 1(C)C만 켜짐A – B – X = 1 – 0 - 1⇒0(S) & 0(C)모두 꺼짐
    Non-Ai HUMAN
    | 리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    실험2 제07주 Lab05 Post Mux & DMux & BCD
    Mux)< 2-bit 2:1 Multiplexer를 Logic circuit에 따라 Behavioral Modeling으로 Verilog Code를 작성하여 설계하고 Input [1 ... ] A와 Input [1:0] B 중에 B를 Output [1:0] q로 출력하였다. >2) Measured data and description of Lab 2 (1-bit 4 ... :1 Mux)< 1-bit 4:1 Multiplexer를 Logic circuit에 따라 Behavioral Modeling으로 Verilog Code를 작성하여 설계하고 Input
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Post
    의 상태와 동일할 것임을 예측할 수 있다.4-bit 4 * 1 Mux설계4-bit 4 * 1 Mux Simulation ResultInput S가 00일 경우, A의 최하위 bit ... 에 따라 Input A, B중 하나를 선택하여 Output으로 내보내는 것을 확인할 수 있다. 따라서 2-bit 2 * 1Mux가 잘 동작한다는 것을 알 수 있다.4-bit 4 ... Simulation의 결과에서도 Input Select에 따라 Input A의 4-bit 중 한 bit를 선택하여 내보내는 것을 확인할 수 있다. 따라서 4-bit 4 * 1Mux가 잘 동작
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    전기전자기초실험 FSM Design Experiment 결과레포트 (영어)
    urrent state is stored in flip-flops, and a global clock signal is connected to the "clock" input of the ... flip-flops. Clocked sequential systems are one way to solve metastability problems. A typical ... Vending machine1) Verilog HDL source codemodule chocolate(coin, choco, Clk); //declare chocolate vending
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2017.12.01
    다운로드 장바구니
  • 자료 표지
    서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post
    .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital ... 을 두 개 동시에 누를 경우에만 LED 1에 불이 들어올 것이다.Results[실험 1] AND Gate ProgrammingInput A = 0, Input B = 0아무
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-5주차예비
    -5주차 Pre Lab#03-[Verilog_HDL]학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 교수님담당조교김민혁 조교님수업날짜2013.9.30-5주 ... )SCout0*************00110110010101011100111111-Verilog Modeling1)Behavioral modeling : 인간과 가장 가까운 추상적인 표현 ... 와 버스뿐만 아니라 Gate 수준의 설계를 가능하게 한다.-테스트벤치모듈HDL 모델을 시뮬레이션을 하기 위한 Verilog 모듈DUT에 인가될 시뮬레이션입력(stimulus)을 생성
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-5주차결과
    -5주차 Post Lab#03-[Verilog_HDL]학과전자전기컴퓨터공학부학번2009440138이름정필웅담당교수문용삼 교수님담당조교김민혁 조교님수업날짜2013.9.30-5주 ... *************00110110010101011100111111-Verilog Modeling1)Behavioral modeling : 인간과 가장 가까운 추상적인 표현으로서 시스템 ... 라 Gate 수준의 설계를 가능하게 한다.-테스트벤치모듈HDL 모델을 시뮬레이션을 하기 위한 Verilog 모듈DUT에 인가될 시뮬레이션입력(stimulus)을 생성하는 구문시뮬레이션
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    Application-Design-Ⅰ-7-segment and Piezo-Control
    하는 I/O는 8개이다.제어되는 7-Segment의 숫자가 늘어날 수록 사용하는 I/O 수도 많이 늘어나기 때문에, 사용하는 7-Segment의 a, b, c, d, e, f, g ... Post-Lab Report- Title: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control -담당 교수담당 조교실 험 일학 ... 7-Segment Decoder와 PIEZO에 대해서 알아보고 Static 7-Segment 컨트롤러 설계와 Dynamic 7-Segment 컨트롤러 설계, PIEZO 컨트롤러
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    실험2 제07주 Lab05 Pre Mux & DMux & BCD
    ) Procedure of Lab 1① 2-bit 2:1 Multiplexer의 Logic Circuit과 Truth table을 바탕으로 2:1 Mux의 Verilog Code를 작성 ... 의 Logic Circuit과 Truth table을 바탕으로 BCD to Excess-3code converter의 Verilog Code를 작성한다.② Configure Device ... :1 Mux< 2-bit 2 to 1 Multiplexer를 Logic circuit에 따라Behavioral Modeling으로 Verilog Code를 작성하여 설계
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
  • 자료 표지
    실험5. Decoder & Encoder 예비보고서
    '=0A'1A'2A'3A, 9Y'=0A1A'2A'3A 가된다.실험 3 인코딩 ? 10진 / Excess-3 코드NAND gate와 Inverter를 이용하여 밑의 10진수 ... 이 존재하는 것이다 만약 n개의 입력이 들어오면 2의n승만큼의 출력이 존재한다. 보통 독립형의 집적 IC회로에 쓰이고 VHDL 이나 Verilog같은 하드웨어 언어 수단으로서 복잡 ... 한 IC회로에서 합성되기도 한다. 위 2x4 디코더의 불린방정식은 O0=I0'*I1, O1=I0'*I1, O2=I0*I1', O3=I0*I1이다.2)인코더(Encoder)- 인코더
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2017.12.07
    다운로드 장바구니
  • 자료 표지
    LPM ROM & RAM Design
    된 데이터는 입력 신호 A(Address)에 저장된 내용을 확인한다.즉, A=1(0001)에서는 저장된 데이터가 출력 신호 D=01(00000001)로 출력된다.◆ RAM 설계 ... .< tb_memory_ram Verilog File Code >Step3. ModelSim을 이용한 SimulationTool : ModelSim-Altera 10.1b ... Setting 추가할 파일이 없으므로 “Finish” Click=> C:\Users\David\rom48Project Name : rom48Top-Level Entity Name
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2013.05.27
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 26일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:44 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기