• AI글쓰기 2.1 업데이트
  • 통합검색(431)
  • 리포트(391)
  • 자기소개서(32)
  • 논문(5)
  • 이력서(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

논리 전전설2 HDL 및 실습 FPGA nand gate verilog 시계 7segment Excess3 to BCD 논리설계및실험
판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-a" 검색결과 241-260 / 431건

  • 자료 표지
    ASML 자기소개서 영문
    equipment by myself in the dust-free garment in the cleanroom. And, when I was a senior, I learned the s ... Self-Introduction[Passion for semiconductor started with campus life]I assure that my passion for s ... exchange student, I took practical exercise class of semiconductor solar-cell production. In that class
    Non-Ai HUMAN
    | 자기소개서 | 2페이지 | 3,000원 | 등록일 2016.04.04 | 수정일 2018.05.16
    다운로드 장바구니
  • 자료 표지
    Sequential-Logic-Design-Ⅱ-FSM and Clocked-Counter
    2. Design a 8-bit up/down counter with synchronous reset실험 :장비에서 확인Clk : 1Lord : 1Up : 0입력값을장치 ... ), 1001(2). 1011(2), 1101(2), 1111(2)의 결과가 나타남을 확인할 수 있었다.Inlab 2. Design a 8-bit up/down counter with ... Post-Lab Report- Title: Lab#07 Sequential_Logic_Design_Ⅱ@ FSM and Clocked_Counter-담당 교수담당 조교실 험 일학
    Non-Ai HUMAN
    | 리포트 | 25페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    디지털직접회로설계-에어컨설계(airconditioner)
    Winter)2. 7-Segment : Show the Setting TemperatureDisplay setting intensity as picture.Weak ... oolerDisplay both Heater and cooler.Not UsedKey SwitchText-LCD7-SegmentDot-MatrixTFT-LCD초기 상태SWITCH 3 ... ,6SWITCH 7,8,9SWITCH 2236987SWITCHWe couldn't made a cir conditioner perfectly. We lacked the
    Non-Ai HUMAN
    | 리포트 | 29페이지 | 3,000원 | 등록일 2013.10.14
    다운로드 장바구니
  • 자료 표지
    전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서
    . Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥10< 초록 (Abstract) >이번 실험은 Verilog HDL으로 1bit full adder를 구동시키는 실험이다.Test ... bench code를 GATE PRIMITIVE modeling & BEHAVIORAL modeling이 두 가지 방식을 통해 작성하고, Spartan-3로 다운받아 실제로 구현 ... 다.1. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험을 통해 Verilog HDL의 원리와 gate primitive modeling
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15
    다운로드 장바구니
  • 자료 표지
    디지털시스템 설계 MealyMachine 및 ALU Verilog 구현 및 테스트벤치
    리포트과목 :학과 :학번 :Prob. 1) Verilog coding and simulation for 4-bits ALU(a) Draw a detailed circuit ... overflow detection.(b) Write Verilog code, compile, simulate and produce a timing diagram (waveform ... ) forthe 4-bits ALU. Use Hierarchical/dataflow Verilog description in your model. Also,you must show the
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2012.11.14
    다운로드 장바구니
  • 자료 표지
    실험2 제06주 Lab04 Post Comparator
    = 17 (0111)7 (0111)EQ = 13. DiscussionLab 1에서는 1-bit Subtracter를 Gate Primitive Modeling으로 Verilog code ... 을 확인할 수 있었다. Lab 3에서는 1-bit Comparator를 Behavioral Modeling으로 Verilog code를 작성하여 설계하였다. 이어서 Lab 4에서는 1 ... -bit Comparator를 Instance하여 4-bit Comparator를 설계하였다. 결과만 따져보면 두 Input 간의 대소관계를 따졌을 때, A>B이면 AGB=1, A
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
  • 자료 표지
    [디지털논리회로1] Ripple carry adder
    # Problem statement본 문제는 Quartus를 이용해 32bit Ripple carry adder(RCA)를 Verilog로 구현하는 것이다. Adder(가산기 ... 며, 종류로는 반가산기와 전가산기가 있다. ripple carry adder를 구현하기 위해 사용한 전가산기(Full-Adder)는 3개의 디지털 입력(비트)을 받고, 2개의 디지털 ... 출력(비트)을 생성한다.즉, 이와 같이 덧셈해야 할 2개의 비트(A, B)와 다른 숫자 위치(digit position)에서 보내 온자리 올림 비트(carry, Cin)를 받아 2
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2015.03.16
    다운로드 장바구니
  • 자료 표지
    논리회로실험) 부울대수의 간소화(1) 결과보고서
    결 과 보 고 서4주차실험 3 : 부울대수의 간소화(1)- Schematic 이용1. 실험 과정* 본 실험은 ① F = AB' + A'B'C, ② S = B'( A + C ... 다. LEDR(red)[0] , LEDG(green) : on①과정 3 : F = AB' + A'B'C 에 대한 Test bench을 verilog HDL 로 표현한다.[ 사진 ] F=AB ... Test bench[ 사진 ] Test bench Compilation ②과정 3 : S = B' (A + C) 에 대한 Test bench을 verilog HDL 로 표현
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    [컴퓨터공학기초설계및실험2 보고서] 32-bit carry look-ahead adder (CLA) design
    =3561_4642, ci=0 -> s=47a0eba4, co=032-bit CLA with Register와 32-bit RCA with Register결과가 같다.합성(s ... 컴퓨터 공학 기초 설계 및 실험2 보고서실험제목: 32-bit carry look-ahead adder (CLA) design제목 및 목적제목32-bit carry look ... -ahead adder (CLA)목적carry look-ahead adder (CLA)의 동작 원리와 구성 및 특성을 이해한다. CLA와 앞서 배운 ripple carry adder
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 2,000원 | 등록일 2015.04.12
    다운로드 장바구니
  • 자료 표지
    Coffee Vending Machine의 verilog code 및 보고서
    으로 반환)밑 그림에서는 5원,5원,2원,1원 순으로 떨어진다.----------------------------------------------------6. Verilog ... 을 누르면 Money는 바로 0이 되고 돈은 Change 로 큰 단위 순으로 순차적으로 반환된다. (Ex: 9원을 반환할 시에는 5->2->2 순으로 반환)2. The Process ... : VIVADOBehavioral : Modelsim Student Edition 10.4a3. A detail description of simulation results(Behavioral
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 2,000원 | 등록일 2016.05.20
    다운로드 장바구니
  • 자료 표지
    Register Transfer Level (RTL ) 기능을 이용한 Verilog 자판기 구현 (컴퓨터 아키텍쳐 실습)
    로 구현해 본다.2. 내용자판기를 simulation하는 verilog module을 만들어 본다. 요구사항은 다음과 같다.(1) Use-case자판기의 item 종류는 4개이 ... .a*. 위의 어느 시점에서든 사용자가 반환버튼을 누르는 경우.a*.1. 자판기는 거스름돈을 반환하고 끝낸다.(2) Extra Requirement아래의 요구사항을 만족하도록 use ... Computer Architecture LabLab 04: RTL Verilog Code1. 실험 목표Verilog module을 Register Transfer Level
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [예비레포트]
    데이터 (A, B)의 차를 계산한다. (A-B)이때 Bin은 내림수를 의미한다.차의 결과는 출력데이터 D로 표현되며 Bo는 내림수를 의미한다.응용과제 : 4BIT 감산기 설계4 ... : LED1출력 D : LED 3,4,5,6Behavioral Modeling으로 1-bit Full Adder를 설계하였다. Verilog code는 아래 그림21과 같다.그림 SEQ ... [05주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.10.10(Monday)학번2013440043이름문범우목차1
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    [VerilogHDL] 4bit 2진 덧셈기 설계(LED 및 dotmatrix 제어)
    하면서 디스플레이 된다.A, C키패드 눌렀을 때와 3, 7 키패드를 눌렀을 때의 결과를 RTL Simulation을 이용하여 확인한다.■ 개념설계HBE-COMBOⅡ 트레이닝 키트 상 ... 인 17은 A그룹 LED와 B그룹 LED가 모두 꺼지면서 C그룹 LED에 0001형태로 점등되고 캐리비트가 점등된다. 한편, Dotmatrix블록에서는 "Verilog HDL"이 ... );endmodule- 3개의 입력 비트들로 덧셈연산을 수행하는 블록으로 3개의 입력비트와 2개의 출력비트로 구성된다.- A, B는 더해질 위치의 2개의 비트이며, CIN(캐리입력)로 표시
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2015.08.02
    다운로드 장바구니
  • 자료 표지
    Flip-flop and Counter Design
    -5홍범주전기전자공학과22007142082thu1-5홍성현① Use verilog HDL code to express Master/Slave J-K Flip-flopmodule ... at a time to the adjacent flip-flop.The parallel moving register is that the register composed of n ... parallel moved by connecting circuit.③ Use verilog HDL code to express 4-bit bi-directional shift
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2012.11.27
    다운로드 장바구니
  • 자료 표지
    실험2 제10주 Lab08 Pre Counter & 7Segment & Piezo
    전자전기컴퓨터설계실험Ⅱ분반 : 문용삼 교수님주차 : 10주차과목 : 전자전기컴퓨터설계실험Ⅱ학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기-목차-1 ... ) Procedure of Lab 23. Predata of this Lab1) Lab 1 of 4-bit Up Counter With 7 Segment2) Lab 2 of 7 ... Segment With Piezo4. Summarize5. Reference1. Introduction1) Purpose of this Lab4-bit Up/Down Counter를 제작
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.14
    다운로드 장바구니
  • 자료 표지
    Lab#09 Application Design2
    Post-Lab ReportLab#09 Application Design2@ Text LCD Control담당 교수강 상 혁담당 조교박 재 민실 험 일실 험 조학 번이 름 ... 와 제어하는 방법은 같지만, 표시되는 방법이 다르다. HBE-Combo-SE에는 VFD가 내장되어있는데, 이는 CRT의 전자총 역할을 하는 필라멘트에서 전자를 형광체에 충돌 ... address를 전송한다.사) 문자 데이터를 연속으로 전송한다.아) 필요에 따라 위의 과정을 반복한다.5) DDRAM Address 제어DD-RAM은 표시될 각 문자의 ASCII 코드
    Non-Ai HUMAN
    | 리포트 | 31페이지 | 1,500원 | 등록일 2016.09.11
    다운로드 장바구니
  • 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서
    되어 복잡하게 된다.Verilog HDL의 경우, 조건문 사용이 가능하기에 조건문을 사용하여 코드를 작성하였다.입력은 각각 4bit인 a, b로 하였고, 조건문의 조건에 따라 각각 ... omparator 모듈의 전체적인 코드는 아래와 같다. - 4bit Comparatormodule comparator4 (a, b, eq, agb, alb);input [3:0] a ... FPGA를 이용한 디지털시스템 설계 REPORTMUX , Decoder , Comparator 설계1. 실험목표이번 실험의 목표는 4-to-1 MUX , 2-to-4 Binary
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30
    다운로드 장바구니
  • 자료 표지
    실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling
    전자전기컴퓨터설계실험Ⅱ분반 : 문용삼 교수님주차 : 5주차과목 : 전자전기컴퓨터설계실험Ⅱ학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기-목차-1 ... ) Procedure of Lab 23) Procedure of Lab 33. Predata of this Lab1) Lab 1 of 1-bit Full adder in Gate ... primitive modeling2) Lab 2 of 1-bit Full adder in Behavioral modeling4. Summarize5. Reference1
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17
    다운로드 장바구니
  • 자료 표지
    [디지털시스템실험(Verilog)] Verilog 기본 실습 예비보고서
    adder를 Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험준비물ModelSim(HDL Simulator)기본지식① Verilog HDL ... 체에서 Verilog를 사용하고 있다.① - ⅰ. ModuleVerilog가 언어로 사용되기 위해 문장(Statements)을 구성하는 규칙이 존재한다. Verilog는 약 100 ... 은 아니고, 프로그램을 통해 직접적인 Verilog 코딩이 가능하며 코딩이 종료되면 테스트벤치 파일을 작성, 컴파일을 통해 프로그램을 시뮬레이션할 수 있다.③ 32-bit adder
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05
    다운로드 장바구니
  • 자료 표지
    디지털공학 bcd to ex3 code
    로 만드는 것이다. Excess-3 code는 A, B, C, D의 4개의 bit로 BCD code는 W, X, Y, Z의 4개의 bit로 표시하기로 한다.2 ... 를 사용해서 De2보드에서 확인하기 위한 Verilog Dataflow Descriptionmodule(A, B, C, D, W, X, Y, Z);inputA, B, C, D ... 1. SpecificationBCD code는 0~9까지의 10진수를 4bit의 2진수로 표현한 code이다. Excess-3 code는 각각의 BCD code에 3씩 더한 값
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2013.06.15
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 26일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:23 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기