• AI글쓰기 2.1 업데이트
  • 통합검색(431)
  • 리포트(391)
  • 자기소개서(32)
  • 논문(5)
  • 이력서(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

논리 전전설2 HDL 및 실습 FPGA nand gate verilog 시계 7segment Excess3 to BCD 논리설계및실험
판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-a" 검색결과 261-280 / 431건

  • 자료 표지
    디지털 시스템 실험 7-Segment 예비보고서
    110100BCD143. 7-Segment 동작원리7-Segment는 출력을 a, b, c, d, e, f, g와 점으로 하여 나타낸다. 7개의 출력을 이용하여 숫자 0~9를 표현 ... _________________________________________________________________________________Line Decoder 5개를 이용하여 4bit Binary-to-BCD Convertor를 구현해 보자module BinaryToBCD (A,Out);input [3:0] A ... 는 일의 자리를 표현하고 나머지 7bit 출력은 10의 자리를 표현한다. 이 때 라인 디코더에 출력을 선택하여 논리 Gate를 연결하면 7-segment의 a, b, c, d, e
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2016.04.08
    다운로드 장바구니
  • 자료 표지
    Sequential-Logic-Design-Ⅰ-Flip-Flop, Register and SIPO
    Post-Lab Report- Title: Lab#06 Sequential_Logic_Design_Ⅰ@ Flip-Flop, Register and SIPO -담당 교수담당 조교실 ... 게 플립플롭회로에 대해서 알아보고 데이터 전송 회로 및 직렬연결/병렬출력 회로를 ISE 프로그램을 이용하여 설계해보았다. 이를 이용하여 4-bit Shift Register와 4 ... -bit Shift Register included one-shot enable을 같이 설계해보고 두 회로 모두 이전의 입력값을 뒤로 밀어내고 새로운 값을 나타냄을 실험을 통해 확인
    Non-Ai HUMAN
    | 리포트 | 21페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08
    다운로드 장바구니
  • 자료 표지
    4비트 가감산기 설계 보고서
    < 설계 > 4-bit Adder/Subtractor Unit▶ 문제 정의를 위한 명세 및 설계 범위4비트 가감산기를 만들기 위해 4개의 fulladder에 각 각 4개의 A ... ADDnSUB ( S, C, in_A, in_B, AnS );output [ 3:0 ] S;// 0 - 3 까지 총 4비트output C;input [ 3:0 ] in_A, in_B ... 이도 알아볼 수 있을 것이다.- My advice to others doing such a project이 프로젝트를 하기 위해서는 제어 신호가 0, 1 각각의 신호로 주어졌을 때
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2014.05.19
    다운로드 장바구니
  • 자료 표지
    최신 2017 SK Hynix 합격 자소서 (SK 하이닉스)
    SK 하이닉스- R&D (설계, 소자, 공정, 제품, Software, PKG)공정(R&D)■ 상세 직무 ㅇTMR(터널링 자기저항)요소를 활용하여 데이터를 저장하는 STT ... -MRAM (Spin-Transfer-Torque Magnetic RAM) ㅇ열을 가함에 따라 비정질 상태와 결정질 상태로 바뀌는 재료의 독특한 특성을 이용한 PCRAM (Phase ... 자 10 단락 이내)- 현대자동차 인턴, 새로운 사회를 체험하다.SK는 도약을 위한 혁신을 추구합니다. 혁신은 실무능력에서 나온다고 생각합니다. 그에 걸맞은 인재가 되기 위해
    Non-Ai HUMAN
    | 자기소개서 | 4페이지 | 3,000원 | 등록일 2017.09.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)5주차예비
    =0 c=1 d=0 s=01 q=0a=1 b=0 c=1 d=0 s=10 q=1a=1 b=0 c=1 d=0 s=11 q=03. BCD to Excess-3 Code Convertor ... 를 설계하시오.코딩(text)// 3-excessmodule excess(a,q);input [7:0] a;output [7:0] q;reg [7:0] q;always ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    VLSI
    , the status of M changes from 00 to 01 to 00, while PF changes from 1 to 2 to 3.◈Verilog Code-Main ... Code-Test Bench Code◈Mapped Verilog[Figure1_Schemetic Circuit]◈Visual Waveforms-Mapped Verilog[Figure2 ... yn.v’ in the middle of the console, which means that this wave form is a mapped version.-Behavioral
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2012.02.14
    다운로드 장바구니
  • 자료 표지
    전전컴설계실험2-6주차결과
    Dm4500_4500_fst_n%26wm%3DY" \t "_blank" -비교기 논리 회로--비교기 진리표-ABEQ(A=B)AGB(A>B)ALB(AB)ALB(A9- 0 0110 ... -16+13=-3나. InLab(1)InLab11-bit Comparator를 설계하시오.-Verilog Coding1-bit ComparatorTestbenchcode1-bit ... (2)InLab21-bit Comparator를 이용해 4-bits Comparator를 설계하시오.-Verilog Coding4-bits ComparatorTestbenchcode
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15
    다운로드 장바구니
  • 자료 표지
    하이닉스반도체 자기소개서, 최종합격, 자소서, 우수예문
    Verilog-HDL을 배우고 실습하였습니다.7.전자공학실험1-A저항, 인덕터, 캐퍼시턴스 등의 회로 기초 동작 원리를 이해하고 프로젝트를 수행하면서 창의적인 설계 능력을 연습 ... 를적은 A,B+ 형식 기재, 학습내역은 600자이내)* 사진 1MB1.반도체소자-A기본적인 반도체 소자인 p-n junction diode, bipolar junction ... transistor, field effect transistor 등의 동작 원리와 동작 특성 등을 공부하여, 반도체 소자 전반에 대한 지식과 이해를 넓힐 수 있었습니다.2.전자회로1-A
    Non-Ai HUMAN
    | 자기소개서 | 5페이지 | 3,000원 | 등록일 2014.07.14
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)4주차예비
    었던 서와 이름에 의한 매핑이 존재한다.바. XOR를 이용한 진리표- A ^ 0 = AA0결과값000101- A ^ 1 = ~AA1결과값011110Ⅱ. 방법 (Materials ... . 1-bits Comparator를 설계하시오.코딩(text)// comparatormodule comparator (A, B, EQ, AGB, ALB);input A, B ... =0 B=1 EQ=0 AGB=0 ALB=1A=1 B=0 EQ=0 AGB=1 ALB=0A=1 B=1 EQ=1 AGB=0 ALB=04. 1-bit Comparator를 이용해 4
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)8주차예비
    )// Static 7-segmodule static(bcd,a,b,c,d,e,f,g);input[3:0] bcd;output a,b,c,d,e,f,g;reg[6:0] decode ... ;endmodule전체시뮬레이션2. Design the 74LS193A counters코딩(text)// Dynamic 7-segmodule dynamic(resetn, clk, s ... PreliminaryReport주 제: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control지도교수 : 신 창 환 교수님실험조교
    Non-Ai HUMAN
    | 리포트 | 26페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)5주차결과
    = c=0 d=1 s=11 q=0a=0 b= c=0 d=1 s=11 q=1a=0 b= c=0 d=1 s=11 q=13. BCD to Excess-3 Code Convertor를 설계 ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 조합회로 중 디코더, 인코더, 멀티플랙서를 구현하고 그 원리를 이해한다.2. 배경 지식(Essential ... ode 표현법은 예를 들어 십진수 123을 표현한다고 하면 다음과 같이 표현한다.123 = 0001 0011 0111마. BCD to Excess-3 Code ConvertorBCD
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    16bit CLA Adder Design
    } p _{0} c _{0}▲ 16 bit CLA의 구조3. Verilog Code? Adder.v위의 식은 carry-outc _{i+1}을 빠르게 계산할 수 있는 2-level ... ■ 16Bit CLA Adder Design (Verilog)1. 16bit CLA Logic▶ Full Adder (FA)▲ Full Adder의 Truth ... 다.S = A ? B ? CinCout = AB + ACin + BCin▶ Carry Lookahead Adder (CLA)CLA란, Ripple carry adder (RCA
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 3,000원 | 등록일 2013.05.27
    다운로드 장바구니
  • 자료 표지
    HDL을 사용한 디지털 클럭 코드
    (1) 프로젝트 목표-디지털 시스템인 디지털 시계, 알람기, 스톱워치를 각각의 특성을 바르게 이해하고 Verilog HDL을 사용하여 설계한다.(2) 프로젝트 내용-디지털 시계 ... , 알람기, 스톱워치 총 3가지를 각각의 특성에 맞게 설계한다.-디지털 시계·시간 세팅, 스톱워치와 알람기 작동시에도 시계 동작, 오전/오후의 구분 등 일반적인 시계의 특성을 구조 ... 는 역할-알람기·알람 세팅, 세팅한 시간에서 정지입력 없을시 1분간 작동 등 알람기의 특성에 맞게 설계-스톱워치·스톱워치에는 시작, 일시정지, 정지의 세가지 기능과 시간의 단위
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 2,500원 | 등록일 2013.01.20
    다운로드 장바구니
  • 자료 표지
    Combinational Logic Design Using FPGAs
    examining simulation graph.Lab Procedure1. Manually minimize1) F(a,b,c) = ac+/(ab)c+b/ca+/ba-Prelab work ... Circuit][Figure2_Simulated Graph with Test Bench]-Test Benchmodule tb1_1;// Inputsreg a;reg c ... *************1111000101011001111-Verilog Codemodule prelab2(x,y,z,G);input x,y,z;output G;assign G = (~x&~y&z)|(~x&y&~z)|(~x
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2012.02.11
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)4주차결과
    기 짜놓은 HDL을 불러와 본 코드에 이용하는 것을 말한다. 모듈 인스턴스에는 순서와 이름에 의한 매핑이 존재한다.바. XOR를 이용한 진리표- A ^ 0 = AA0결과값 ... 000101- A ^ 1 = ~AA1결과값011110Ⅱ. 방법 (Materials & Methods)1. Materials가. Xilinx프로그램을 만든 자일링스라는 회사는 PGA ... (text)module fourbit_sub_a(x, y, d, b);input [3:0] x, y;output [3:0] d;output b;assign {b, d} = x - y
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    Design of Excess-3-to-BCD code converter
    되는데 제일 최하위 비트 순서로 A,B,C,D 로 표시힌다.- 각 BCD 숫자는 4개의 비트로 구성되는데 가장 최상위 비트에서부터 제일 최하위비트 순서로 W,X,Y,Z로 표시한다.2 ... 디지털 공학 Design Project설계 보고서Design of Excess-3-to-BCD code converter설계 이론1. specification- BCD code ... 는 4 bit의 binary로 0~9까지의 10진수를 표현한 코드이다. 4개의 bit가 10진수 1자리를 나타 낸다- Excess-3 code 는 각각의 BCD코드에 3씩을 더한
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2012.06.04
    다운로드 장바구니
  • 자료 표지
    전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서
    가 있다.상승지연(게이트 출력이 1로 변하는 것과 관계), 하강지연(게이트 출력이 0으로 변하는 것과 관계), 턴-오프(turn-off) 지연(하이 임피던스 값 (z)으로 변화 ... 이 끝나면, 시스템의 최적화 설계는 실제적으로 구현하는 게이트 수준이나 데이터 플로우 수준 모델링에서 고려한다. 행위 수준 모델링의 Verilog구조는 C프로그래밍 언어와 많은 면 ... 에서 유사하다.(나) 행위 수준 문장은 반드시 always, initial 과 같은 구조적 프로시저 문장 안에나타난다.‹ - initial문initial 블록은 시간 0에서 시작
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15
    다운로드 장바구니
  • 자료 표지
    [디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서
    시뮬레이터인 ModelSim의 사용 방법을 익힌다.③ Full adder를 Verilog로 구현하고 모듈화하여, 32-bit adder를 시뮬레이션해본다.실험결과실험 ① 1-bit ... full adder 구현‘A, B, Cin’의 input과 ‘Sum, Cout’의 output을 가지는 1-bit full adder의 시뮬레이션 결과이다.실험 ② 32-bit ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부학부 : 학번
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05
    다운로드 장바구니
  • 자료 표지
    [Flowrian] BCD to 7-Segment Decoder/Driver (TTL 7447)의 Verilog 설계 및 시뮬레이션 검증
    - TTL 7447 회로는 4 비트의 BCD 값을 받아 7 세그멘트 (segment) LED를 구동하는 신호로 변환하는 디코더 회로이다.- TTL 7447 회로에 대한 문서 ... 회로는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설꼐를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다._TTL 7447 회로 ... 에서 BCD 값을 나타내는 4 비트 입력단자 {D. C. B. A}는 단자 D 가 MSB 이고, A 가 LSB이며, Active High로 동작한다.
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)8주차결과
    PostReport주 제: Lab#08 Application_Design_Ⅰ@ 7-segment and Piezo_Control지도교수 : 신 창 환 교수님실험조교 : 이 영 택 ... 으로 HDL 중 하나인 verilog를 사용하여 카운터 회로를 만들고 이를 응용하여 segment, piezo에 관하여 익힌다.2. 배경 지식(Essential ... Backgrounds for this Lab)가. 7-segmentBoard에서 숫자나 문자를 표시해 줄 수 있는 최소의 장치로 8개의 led로 구성되어 있으며 이를 조합하여 숫자 symbol
    Non-Ai HUMAN
    | 리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 26일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:18 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기