"논리회로 vhdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

베릴로그 vhdl 8bit alu fpga 프로젝트 fsm 보고서 FPGA

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 vhdl" 검색결과 301-320 / 476건

RS와D플립플롭실험(예비)

하다.- 참고문헌 : VHDL을 이용한 디지털 논리회로 설계(William Kleitz)오실로스코프로는 관측하는 신호가 시간에 대하여 어떻게 변화하는가를 조사하는 것이 주목적인데 ... : 논리회로의 간략화[3주] 실험5: 가산기, 감산기 회로 실험[4주] 실험6: RS와 D플립플록 실험[5주] 실험7: JK와 T플립플록 실험[6주] 실험8: 동기식 카운터[7주 ... 와 동작원리를 이해한다.? 실험관련 이론디지털 논리회로는 조합논리회로와 순서논리회로로 크게 나눌 수 있다. 조합논리회로는 출력이 현재 입력등의 조합에 의해서만 결정되는 논리회로이고

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2012.10.11 | 수정일 2013.11.18

다운로드 장바구니
반가산기(Half Adder)와 전가산기(Full Adder)의 설계

해 본다. 반가산기란 1비트의 2진수를 2개 더하는 논리회로이다. VHDL로 구현 후 Test Bench로 Simulation시켜 결과가 바르게 나오는지 확인한다. 실습으로는 반가산기 ... 를 토대로 전가산기(Full Adder)를 VHDL로 구현한다. 전가산기란 1비트의 2진수를 3개 더하는 논리회로이다. VHDL로 구현 후 Test Module, Test ... 가지가 동시에 1이 되는 경우는 없다. 아래에 전가산기의 진리표와 구조가 나와 있다.FAxciscoy출처 : 3판 논리회로실험, 정영모 외 2명 공저, 2003년, 다산서고)3

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
[VHDL]실험10. 4bit 가산기

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목104bit 가산기실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1. 관련 이론 ... (Theoretical Background)조합논리회로는 비교적 설계하기 쉬운 회로이며, 출력은 단지 현재의 입력 값에 의해서만 결정된다. 이를 위하여 우리는 입력 신호에 따른 출력을 열거해 주 ... 을 유도하는 방법들을 완벽하게 갖추고 있기 때문에 우리가 해야 할 일은 회로 설계에 있어 회로의 동작을 이해하기 쉽고, 관리하기 쉽게 표현할 수 있는 방법과 알고리즘 개발에 있

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
논리회로설계실험 OR gate 코드와 Half Adder 코드

1.HDL 코드전가산기를 구성하기 위해 필요했던 이전시간에 작성했던 OR gate 코드와 Half Adder 코드 도 첨가했습니다.※OR GATElibrary IEEE;use IEEE.std_logic_1164.all;entity or_gate is port(a : i..

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
논리회로설계실험 7-Segment 제어기 설계

1.VHDL 코드library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_arith.all

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
산술논리회로(ALU)

산술논리회로(ALU)Project 목표 ALU를 설계하면서 ADDER, MUX 등의 회로를 익힌다. VHDL으로 표현하여 CAD TOOL의 사용법을 익힌다 ... +PLUS IIReferences디지털 논리와 컴퓨터 설계 – 황희용 VHDL 기초와 응용 - 이대영 Altera Max+plus ll 를 사용한 디지털 논리회로 설계의 기초와 활용 – 이승호 등{nameOfApplication=Show} ... 과 논리연산을 수행할 수 있는 회로를 구성 여러 회로의 명령어에 대한 개념을 이해MAIN IDEA기본 구상도산술 연산부논리 연산부MUXVHDLLibrary ieee; Use ieee

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2010.05.11

다운로드 장바구니
SPARTAN-3E 보드 스위치 응용

(Demultiplexer)는 입력의 논리 값을 여러 개의 출력 라인 중에 선택하여 선택제어신호에 의해 선택된 출력 라인으로 내보내는 회로이다.Design a 2x1 MUXTruth ... 알아보고 2 X 1 MUX와 1 X 8 DEMUX의 VHDL code 를 구현한다.MUX(Multiplexer)는 입력되는 신호들 중 선택된 하나의 입력 신호를 출력으로 나타내 ... 는 회로입니다. 2n개의 입력 가운데 하나를 선택하기 위해서 N개의 선택 제어신호(select input)를 통해 1개의 출력 신호(output)를 얻기 위한 회로이다.DeMUX

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2010.04.25

다운로드 장바구니
할리 갈리 회로설계

대로 상황을 만들 수 있었다. 주제를 정하고 상태표를 그린 뒤에는 쉽게 회로를 설계할 수 있었다. 회로를 설계하는 데에는 논리회로 수업때 배웠던 상태천이표로부터 4종류의 플립플롭 입력식 ... -할리 갈리 회로설계목 차ㅅ개요 : 내용 소개 및 상태표1D-FF을 이용한 회로설계2T-FF을 이용한 회로설계3SR-FF을 이용한 회로설계4JK-FF을 이용한 회로설계5개 ... 출력상태는 현재 입력과 같기 때문에 (Q+ = D), D-FF에 관한 표는 상태표와 동일하다.D-FF을 이용한 회로천이표00011011BA C010101010000000011010

Non-Ai HUMAN
| 리포트 | 47페이지 | 2,000원 | 등록일 2012.10.17

다운로드 장바구니
vhdl을 이용한 shifter 설계

동기식 reset을 설정해야 한다. 만약 reset 값이 0이면 다른 논리회로 요소와는 관계없이 무조건 출력은 0이 된다. 그 후 clock을 설정하는데 이 설계에서는 상승엣지 일 ... 하여 회로를 구성해야 한다.3. Sources & Results------------------------------------------------------------------

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
디지털 논리 두더지 LED 게임

LED를 램덤으로 발생시키기 위한 논리 회로가 필요함목차Mole_game (rtl 레벨 소스)RanNumGen (rtl 레벨 소스)Sound_Beep (rtl 레벨소스)Count

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2012.08.06

다운로드 장바구니
케피코(kefico) 공채 합격 자기소개서

진행 프로젝트 및 수행업무 200 자논리회로설계에서 VHDL을 사용한 전자시계 반도체를 설계, 소프트웨어개론에서는 C language과 자료구조를 사용한 미로 찾기 프로그램 ... , 전자회로 증폭기 설계, 전동기 제어 등 모두 문제만 해결하면 된다는 생각을 버리고 어떻게 해결하느냐가 중요하다고 배운 프로젝트들입니다.1.입사지원동기 및 성격의 장,단점500 자

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2012.10.08

다운로드 장바구니
VHDL state machine(상태 기계) 에 대한 이해

의 순서에 따라서 각 블록간에 왼 쪽 논리회로도와같이 신호선들이 연결 된다.상태 머신은 왼쪽의 상태도와같이 설계한다.각 신호에 대하여 PORT 를설정해주고, 위의 상태도와같이 4 가지

Non-Ai HUMAN
| 리포트 | 19페이지 | 무료 | 등록일 2012.06.28 | 수정일 2018.05.29

다운로드 장바구니
2-port OR gate

모두 Or Gate의 특성을 잘 따르고 있었다. 실행 결과는 논리회로 시간에 배운것처럼 값이 나오는 것을 확인할 수 있었다. 오늘 이렇게 배운 내용이 앞으로 나올 내용들의 바탕 ... 2주차 과제1. 설계 배경 및 목표이론적으로 배운 기본적인 VHDL의 개요를 알고 VHDL 프로그램 (Xilinx ISE, ModelSim XE)의 사용법을 습득한다. 2 ... 은 외부적인 모형을 표현하였으므로 다음으로는 하드웨어 구성 내부의 연결동작을 표현하여야 한다. 즉, architecture 부에서는 회로의 실질적인 내부 동작 또는 각 부품들 사이

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
논리회로설계실험 D-FF , 8bit Register 설계

1)D-FF 설계 library IEEE;use IEEE.std_logic_1164.all;entity dff isport( d, clk : in std_logic;sim:/tb_dff/u1/clk sim:/tb_dff/u1/d sim:/tb_dff/u1/q1 sim:..

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
11_1학기_논리회로설계실험 프로젝트 결과보고서

하려고 한다. 이를 위 해서 플레이어간 밸런스를 잘 맞추고 다양한 변수를 게임 내에 갖출 것이다.세 번째로 논리회로 설계 때 배운 내용들 내에서 설계하고자 하였다.결론 적으로 보 ... VHDL Project 브루마블 설계9조2011. 6. 14차 례1. 서론가. 프로젝트 수행 동기 및 목표 ... 지역 도착 ··································································· 124. VHDL 코드 구현 및 해석

Non-Ai HUMAN
| 리포트 | 52페이지 | 3,000원 | 등록일 2011.08.10

다운로드 장바구니
응용논리회로 텀프로젝트 제안서

하고 설계해보는 과정을 통하여 디지털 시계의 구동원리 및 방법에 대해서 인지 할수 있는 계기를 마련합니다. 또한 지금까지 응용논리회로설계 수업 시간에 배운 다양한 디지털 회로 및 소자 ... 응용논리설계 및 실습Final Term Project(디지털 시계 설계)1. Term Project 주제 및 설계설명- 디지털 시계 설계- 시(Hour), 분(Minute), 초 ... 의 VHDL표현을 가장 잘 활용 할 수 있는 것 중 하나가 디지털 시계제작이라고 판단되어 이번 프로젝트를 바탕으로 VHDL에 대해서 좀더 익숙해 지는 계기를 마련하기 위하여 선정하였습니다.

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2010.10.13

다운로드 장바구니
(디지털시스템설계)VHDL RS_Latch

Latch 에 대한 test bench를 VHDL로 작성한 후 functional simulation을 하여 그 결과를 보시오.(화면 캡쳐)4. RS Latch 의 논리도를 구하시오. 이 ... 디지털시스템설계- RS Latch -담 당 교 수 님교수님소 속조( 조)제 출 일 자2010.11.00학 번 성 명1. 게이트를 이용하여 회로도를 구하시오.2. RS Latch ... 에 대한 VHDL 코드를 구하시오 단. 새 project를 생성하고, 작성된 코드의 synthesis 후 결과 log 파일 화면을 캡쳐 하여 보고서에 삽입하시오.3. RS

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2010.12.01

다운로드 장바구니
현대다이모스 자기소개서

교수님께 가서 이해할 때까지 물어보곤 하였습니다. 그래서 저는 아날로그 및 디지털 논리회로 설계 부분에서 능력이 뛰어나며 이를 마이크로 컨트롤러와 연동하여 소프트웨어로 제어하는 것 ... 는 사람들에게 최적의 인터페이스를 제공하는 목적으로 만들었습니다. 저는 이 프로젝트에서 작품구상과 전체 회로설계 및 C언어를 이용한 펌웨어 제작을 맡았습니다. 10월 중순에 열리는 전시 ... 부분은 저의 전공능력에서도 나타났습니다. 학교에서 수행한 프로젝트 VHDL을 이용한 CPU 설계, 영상처리, 리눅스 등, 모두 어렵다고 꺼리는 과목들이었지만 저는 할 수 없

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2016.04.05 | 수정일 2018.05.16

다운로드 장바구니
플립플롭및레지스터결과보고서

?Model Sim2.1 실험1[D 래치]- 실험 방법 및 내용 설명 -? 실험순서① D래치를 VHDL 기술E(enable)단자가 1이되면 D(data)를 Q에 출력하는 논리 회로 ... 하는 기본 회로중 하나이다. 조합 회로를 단순하게 하여 조합 논리를 실현하는 회로가 아니고, 입력에 대하여 지연된 하나의 출력을 입력에 피드백하는 것으로 정보를 보관 유지하는데 사용 ... 시킬 시점이 아니면 출력의 변화가 일어나지 않는 플립플롭.1.2 플립플롭의 특징.플립플롭은 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 빠른 동작속도를 얻을 수 있

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
Logics를 이용한 논리회로 설계보고서

2010년 논리회로 설계보고서목 차1. 시뮬레이터 요약2. 설계 1: 기본 논리게이트 설계 및 구현3. 설계 2: 불 대수와 드모르간의 정리 설계 및 구현4. 설계 3 ... 하는 소자- 입출력 및 전원 관련 소자- 조합회로- 스파이스(Spice)회로- 아날로그 소자- VHDL(VHSIC Hardware Description Language)- 디지털 ... - 실제 실험하기 전에 회로를 구성하여 시뮬레이션 해볼 수 있어서 시행착오를 줄일 수 있다.2. 실험 1: 기본 논리게이트 설계 및 구현① NOT 게이트 구성▶ 시뮬레이션 구성

Non-Ai HUMAN
| 리포트 | 71페이지 | 6,000원 | 등록일 2011.04.24

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기