"논리회로 vhdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 8bit alu fpga 프로젝트 fsm 보고서 FPGA

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 vhdl" 검색결과 361-380 / 476건

HBE-COMBOⅡ 를 이용한 주유기기 구현

고, 시행착오를 겪으면서 더욱 확고한 지식을 이룩한다.3. 과제 범위- Altera Quartus Ⅱ를 사용한 VHDL 디지털 논리회로 설계4. 업무 분장-설계교과목 과제 최종보고서교과목 ... 개요- VHDL 언어를 이용한 QuartusⅡ 코딩과 HBE-COMBOⅡ KIT로, 주유소 주유기기 구현2. 선정 이유- 이론적인 지식을 바탕으로 KIT를 통해 실전경험을 쌓 ... 명VHDL 설계 및 실습책 임 자(팀장)성 명소 속학 번학 년연 락 처과제 명HBE-COMBOⅡ 를 이용한 주유기기 구현개발기간참여학생학번이름전공1. 과제 진척 개요- 주제

Non-Ai HUMAN
| 리포트 | 17페이지 | 3,000원 | 등록일 2010.11.28

다운로드 장바구니
VHDL로 구현한 8bit Full Adder

VHDL실습 2주차 Report-18bit full Adder담당교수 :담당조교 :8bit Full Adder1-2 1.진리표(상태표), 논리식, 필요한 그래프, 표 등 2.그 ... . 다음 진리표를 참고하면 두 출력에 대한 논리식을 얻을 수 있다.대수식을 이용하여 논리 게이트로 쉽게 half adder를 구현할 수 있다.-대수식-진리표입력출력ABSC ... *************101- 논리게이트로 구현?Full Adderfull adder는 half adder의 한계를 극복하기위한 것이다. half adder에서 발생한 carry를 이용

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2010.12.27

다운로드 장바구니
현대중공업 (대졸신입) 합격 자소서입니다.

며 많은 전공프로젝트에서 그런 능력을 키웠습니다.논리회로설계 프로젝트에서 VHDL을 사용한 전자시계 반도체를 설계, 소프트웨어개론 프로젝트에서는 C language과 자료구조를 사용 ... 한 미로 찾기 프로그램, 전자회로 증폭기 설계, 전동기 제어 등 모두 문제만 해결하면 된다는 생각을 버리고 어떻게 해결하느냐가 중요하다고 배운 프로젝트들입니다.창의적인 사고를 개발

Non-Ai HUMAN
| 자기소개서 | 2페이지 | 3,000원 | 등록일 2012.09.17

다운로드 장바구니
VHDL을 이용한 State_machine 설계

응용논리회로설계[State_machine]응용논리회로설계 State_machine모든 코딩은 ultraedit32를 이용하여 코딩하였으며, 시뮬레이션은 modelsim 6.0

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2010.10.16

다운로드 장바구니
vhdl과 fpga kit을 이용한 디지털 계산기 설계

1. PurposeXilinx 소프트웨어를 이용하여 계산기의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 계산기능을 수행하는지 여부를 확인한다.2. Problem Statement① Describe what is the problem.4비트 덧/뺄셈기를 설..

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2010.01.16

다운로드 장바구니
HDL에 대한 조사

에서 말하는 하드웨어란 논리 회로를 말하며, OP앰프나 트랜지스터 등을 취급하는 아날로그 회로는 아니다. 흔히 HDL이라고 줄여말하며 회로의 원하는 동작을 기술할 수 있고, 원하는 회로 ... 등 많은 종류가 있지만 실제로는 Verilog와 VHDL이 주로 사용된다. 특히 VHDL은 우수한 모델링 능력과 특정 기술이나 공정에 무관하게 사용할 수 있고, 회로의 문서화 ... 이 포함된 반도체 소자이며 CPLD는 복합프로그래머블 논리 소자로 FPGA의 대체품이다. 회로도를 이용하여 설계할 경우에는, FPGA/CPLD를 만드는 회사에서 공급하는 툴을 사용

Non-Ai HUMAN
| 리포트 | 3페이지 | 3,000원 | 등록일 2008.04.03 | 수정일 2017.03.21

다운로드 장바구니
[토끼] 기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로

기초 전자 공학 실험2실험날짜:조 :조원:1.Title? 기본 논리 회로 및 부울 대수? 회로의 간소화 및 Exclusive OR 회로2.Name3.Abstract1) 기본 논리 ... 한다.2) 2진변수와 논리연산을 다루는 부울 대수(Boolean expression)의 공리 및 정리와 회로를 좀 더 간단하게 나타내기 위해 literal과 gate를 줄이는 k ... 회로인 AND, OR, NOT(Inverter) Gate에 대하여 공부한다.부울 대수의 공리 및 정리를 이용하여 두 회로가 같음을 증명하고 실험을 통하여 제작함으로써 이를 확인

Non-Ai HUMAN
| 리포트 | 42페이지 | 5,000원 | 등록일 2011.04.10 | 수정일 2020.07.10

다운로드 장바구니
BCD 코드를 이용한 10진 가산기

Electronics하위비트에서 발생한 올림수를 포함하여 3개의 입력 비트들의 합을 구하는 조합논리회로 - 3개의 입력과 2개의 출력으로 구성됨. 3개 입력은 피연산수 x와 연산 ... 경우회로)Digital design May 6. 2008Chonnam Uiv Electronics- 내부 구조에 보정 논리를 포함 2진식 합 + 0110을 → 제 2의 4비트 2진식 ... 기를 통해 2진식 합에 2진수 0110이 합해짐.디지털 회로의 설계 자동화에 사용하는 하드웨어 기술 언어VHDL ?Digital design May 6. 2008Chonnam

Non-Ai HUMAN
| 리포트 | 33페이지 | 3,000원 | 등록일 2008.10.05

다운로드 장바구니
논리회로 설계실험 농구전광판

등이 들어간다.3)전광판의 결과물은 LCD와 SEVEN_SEGMENT에 출력 할 수 있다.4)한 학기 동안 배운 VHDL을 충분히 복습하여 본다.5)실습시간동안 배운 것 외의 기능 ... 을 검색한 결과 이 현상이 채터링 현상임을 알 수 있었다.?채터링전자 회로 내의 스위치나 계전기의 접점이 붙거나 떨어질 때 기계적인 진동에 의해 실제로는 매우 짧은 시간 안에 접점이 붙 ... 었다가 떨어지는 것을 반복하는 현상. 이는 회로에 나쁜 영향을 끼치므로 제거해야 한다.다시 말해서 스위치를 누르고 땔 때 스위치가 바로 떨어지는 것이 아니라 순간 적으로 여러 번

Non-Ai HUMAN
| 리포트 | 24페이지 | 2,000원 | 등록일 2009.07.10

다운로드 장바구니
Post lab - BCD to Excess3 code converter !! (A+리포트 보장)

------------------------------------1. 실험 목적2. 실험 이론지식 VHDL 이란 무엇인가.2-1> VHDL2-2> VHDL의 기본 숙지사항2-2 ... > VHDL의 설계단위 정리3. 실험 이론지식 BCD code / Excess-3 code 의 정의4. 실험 이론 지식 Mealy machine for the serial code c ... onverter5. BCD-to Excess-3 code converter on Spartan B/D1) Project 생성후 New Source Wizard 설정2) VHDL

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
VHDL을 이용한 7-Segement Top 코드 및 시뮬레이션

VHDL실습 4주차 레포트7-segement 최종 Top담당교수 :담당조교 :전자공학과세그먼트 표시 장치는 7개의 선분(획)으로 구성되어 있으며, 위와 아래에 사각형 모양으로 두 ... (DP)이 붙는 경우도 있다.▶진리표 대수식 및 회로도?세그먼트의 진리표displayAYA(0)A(1)A(2)A(3)abcdefg ... ‘를 표현하기 위해서 a,c,d,e,g에는 불이 들어오고 b와f에는 불이 들어오지 않는다. 바꿔서 표현하면 a,c,d,e,g는 논리값 1을 가지고 b와f는 논리값 0을 가지는 것이

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2010.12.27

다운로드 장바구니
VHDL을 이용한 Simple up counter설계

◎Simple up counter1) 소스코드① simple_up_counterlibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;enti..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
VHDL을 이용한 T-플립플롭의 설계 ( 소스파일 )

VHDL을 이용한 클럭입력을 갖는 T-플립플롭의 설계 입니다. 인터페이스..port( cls, clk, t : in std_logic; q

Non-Ai HUMAN
| 리포트 | 1,000원 | 등록일 2008.12.04

다운로드 장바구니
VHDL을 이용한 JK-플립플롭의 설계 ( 소스파일 )

VHDL을 이용한 클럭입력을 갖는 JK-플립플롭의 설계 입니다. 인터페이스..port( pre, cls, clk, j, k : in std_logic; q

Non-Ai HUMAN
| 리포트 | 1,000원 | 등록일 2008.12.04

다운로드 장바구니
비교기 예비보고서

실험제목: 비교기(예비보고서)- 목 차 -1. 예비조사 및 실험 내용의 이해1.1 비교기란?1.1.1 1비트 비교기1.1.2 2비트 비교기1.2 비교기의 특징 (논리기호)1.2 ... .1 1비트 비교기1.3 비교기의 동작원리 (진리표)1.3.1 1비트 비교기1.3.2 2비트 비교기1.4 구동방식 (VHDL)1.4.1 1비트 비교기1. 예비조사 및 실험내용의 이해 ... 1.1 비교기란?n비트 비교기는 n비트 수 X가 n비트 수 Y와 같은지, 더 큰지, 더 작은지를 결정하는 회로이다. 따라서 n비트 비교기는 2개의 수를 비교하는데 사용될 수 있

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2009.05.03

다운로드 장바구니
VHDL을 이용한 신호등 설계 프로젝트

를 이용하여 체계적으로 표현하였습니다.6. Quartus에서 표현한 회로 구성도7. VHDL을 이용한 코딩 & 분석-코딩분석은 의 Process를 바탕으로 설명 ... 1. 실험의 목표VHDL을 이용하여, HBE-COMBO II 보드에 장착되어 있는 Traffic Light Module을 제어하여, 신호등 컨트롤러를 구현한다.① 교차로에서 차량

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,500원 | 등록일 2010.12.16

다운로드 장바구니
4비트 전가산기 감산기 설계

Waveform 이용2 장 . 관련 기술 및 이론 전가산기 (FULL ADDER) - 1 비트의 2 진수를 3 개 더하는 논리회로 - 3 개의 입력과 출력으로 구성 ( 입력 : x, y, c ... 1 장 . 설계 ( 실험 ) 배경 및 목표 VHDL 을 이용한 4bit 전가산기 설계 - 설계방법 : Behavioral Modeling - 시뮬레이션 방법 : Test ... 1111 0 0010 0111 1 1011 0 0111 0101 1 0010 15 장 . 토의 이번 설계 ( 실험 ) 은 지난 설계의 연장선으로 VHDL 을 이용하여 4 bit 전가산

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
FPGA를 이용한 신호등구현

되며, 전공정을 다 거쳐서 제조된다는 점에서 완전주문형 설계와 유사하다.? 표준 셀은 동작과 성능이 이미 입증된 디지털 논리 기능 혹은 아날로그 회로 기능이 소프트웨어 파일의 형태로 이름 ... 프한 학교 교육에서 이론적인 교육환경을 벗어나 이론에서 얻은 결과를 직접 눈으로 확인 할 수 있도록 하는 환경을 제공하기 위한 디지털 논리 회로 설계 실습 장비이다.? 산업 현장 ... 을 통해 얻을 수 있으며 이와 아울러 학생들에게 디지털 논리 회로 설계에 대한 흥미를 유발 시킬 수 있다.? 본 제품은 기존의 디지털 논리 회로 설계 실습 장비에서의 단점으로 지적

Non-Ai HUMAN
| 리포트 | 52페이지 | 1,500원 | 등록일 2007.08.08

다운로드 장바구니
VHDL을 이용한 Simple up down counter설계

library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity up_down_counter isport(cout : out std_log..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
논리회로 설계실험 가산기

4-bit 가산기 설계1. Introduction1) 비트의 덧셈, 뺄셈과 관련하여 반가산기, 전가산기, 보수(complement) 이론 등을 확실히 이해한다.2) 조합논리회로 ... 의 기본이 되는 4비트 감가산기의 동작원리를 이해한다.3) VHDL simulation을 위하여 Model Technology/Mentor Graphics의 “ISE WebPACK ... 및 ModelSim”을 사용법을 익힌다.4) 4비트 감가산기를 VHDL언어로 구현 할 수 있다.2. Problem Statement① Describe what is the

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기