"논리회로 vhdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 8bit alu fpga 프로젝트 fsm 보고서 FPGA

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 vhdl" 검색결과 221-240 / 476건

디지털 시스템 (VHDL Half Adder, Full Adder, 로직과 VHDL로 설계) 인터비전 report

디코더 VHDL 동작적 모델 (C 설계)디코더 VHDL 동작적 모델 (자동으로 회로도 구현)디코더 VHDL 동작적 모델 (파형)디코더 VHDL 조합 논리 모델 (C 언어)디코더 ... VHDL 조합 논리 모델 (회로도)디코더 VHDL 조합 논리 모델 (파형)Seven segment 동작적 모델(C언어)Seven segment 동작적 모델 (회로도) ... Half adder (VHDL) C언어로 codingHalf adder (VHDL) 회로도Half adder (VHDL) 파형11월 17일Half adder 동작적 모델 (VHDL

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2012.12.28

다운로드 장바구니
Vending Machine 설계

과 목 명 : 응용논리회로설계교 수 님 : 조 용 범 교수님학??? 과 : 전자정보통신공학과학 번 :학 년 : 3 학 년성??? 명 :제출일자 : 2005. 11. 15 ... Vending MachineVending Machine? VHDL source codinglibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD

Non-Ai HUMAN
| 리포트 | 7페이지 | 10,000원 | 등록일 2009.05.27

다운로드 장바구니
순차회로 설계 - 카운터 예비보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - 카운터담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 15논리 ... 회로설계 실험 예비보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표- 카운터의 종류와 각각의 기능에 대해서 이해를 하고, 이해한 내용을 바탕으로 VHDL 코딩 실습을 한다 ... . 또 클럭 분주기의 기능을 이해하고 VHDL 코딩의 시뮬레이션에 활용한다.2. 예비 이론 : 카운터- 카운터는 계수기라고도 하며, 단순히 입력 펄스의 수를 세는 데는 물론 디지털

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

error)Inlab 1. And gate 프로그래밍 : 이 실험에서는 먼저 참고 강의자료를 보면서 Prelab을 통해서 미리 설계해 본 논리회로를 가져와서 장비에 연결 후 작동 ... disappearsEnter text description - VHDL (.vhd), Verilog (.v)Verilog & VHDLVHDL- VHSIC Hardware ... HDLCan create Verilog (.v) & VHDL design files (.vhd) with the ISE text editor or any standard text

Non-Ai HUMAN
| 리포트 | 23페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
디지털 시스템 실험 Sequential Circuit 설계 및 구현 예비보고서

)01010111Q’(t)다음 그림은 이 JK Flip-flop을 통한 주파수 분할에 대한 논리 회로를 나타낸 것이다. 3개의 JK Flip-flop이 사용된 카운터로 3bit 2진 카운터 ... -flop은 CLK의 Negative Edge(1에서 0으로 바뀌는 순간)에 동작한다.위의 논리 회로의 결과는 다음과 같다.위의 파형에서 알 수 있듯이 외부의 CLK 입력 주기를 tCLK ... 에 비해 1/2에 해당하는 주파수를 갖는 파형이 발생하는 것을 알 수 있다. 위의 논리 회로는 주파수 분할 기능뿐만 아니라 2진 카운터로도 동작한다. 다음 표는 위의 결과를 표

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

논리회로실험 결과보고서논리회로 실험 설계1. 설계 목적- 8비트 2진수 입력 2개를 받아들여 곱셈을 하고 16비트 2진수의 결과값을 만들어 내는 곱셈기 구현 (8bit 입력 ... 적cation- multiplication using fft- 결론우선 기본적인 곱셈 알고리즘에 대해서는 논리회로 교재에도 나와 있고 쉽게 할 수 있는 방법이고, 다음으로는 카라 ... 의 Multiplier HDL(VHDL) 구현 및 FPGA 검증)- 곱셈에 대한 다양한 알고리즘에 대하여 이해한다.2. 설계 이론(선택알고리즘 이론)1)알고리즘 이란?어떤 문제를 해결

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로설계 프로젝트 - abel 학번구하기

처음 작성한 abel 파일 - 실행시 out파일이 생성되지 않음.MODULE hooniv2TITLE 'My Sample Program'hooniv DEVICE 'P22V10';"INPUT PINSSEL,A,B,C,D,E PIN 2,3,4,5,6,7;"OUTPUT PIN..

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2014.10.07

다운로드 장바구니
경희대학교 논리회로 레포트

논리회로(정 연 모 교수님) / 제출일 : 2012. 09. 13.Homework #0 /=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-= ... ) 디지털.3) 논리회로.4) HDL의 정의, 종류.5) CAD Tools.6) IP.7) FPGA.8) SoC.9) 시뮬레이션.-------------------------------- ... 다는 특징이 있다.3) 논리회로 : 논리곱(AND), 논리합(OR), 부정(NOT)의 기본적 논리소자를 연결하여 수치를 나타내는 신호를 처리하는 회로이다. 전자계산기의 연산장치 등

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17

다운로드 장바구니
논리회로실험2014 -Adder Subtractor

*************00110110010101011100111111Full Adder는 3개의 입력과 2개의 출력으로 구성되는 논리회로로 1비트의 2진수 3개를 더하는 회로이다. 3개의 입력은 x, y, Ci (Carry in)으로 구성 ... omponent의 사용 방법을 학습한다.3) ISE Design Suite를 이용하여 설계한 회로를 simulate하여 정상 작동여부를 확인한다.2. Background1) Lab ... Assignment 1S= (x and y) or z의 논리식을 VHDL 코드로 작성하여 simulate하는 과제이다. 먼저 x and y의 결과 값을 저장할 temp라는 내부 신호

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
VHDL에 관하여

이 필요하게 된다. 이를 합성 작업이라고 한다.즉 작성한 코딩을 논리적으로 합성시키는 VHDL 툴은 VHDL로 프로그램된 논리 기능을 실제 게이트 회로로 변환하는 역할을 한다. 이러 ... 의 동작을 묘사할 수 있게끔 설계된 하드웨어적 측면의 프로그래밍 언어라 할 수 있다. 이러한 VHDL은 회로의 연결 정보를 포함 할 뿐만 아니라 기존의 C 언어와 같은 프로그래밍 ... 한 논리합성에 의해 생 성된 출력 결과물은 만들고자 하는 ASIC의 네트리스트(netlist)가 된다. 네트리스 트란 단순히 회로 부품의 접속관계를 텍스트 형태로 표현한 것을 말

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2013.01.24

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 3 / 271 ... 가해졌을 때만 출력 단자에 1이 나타나도록 구성된 회로이다. OR gate의 진리표와 기호는 다음과 같다.3)XOR gate상태 1일 때, 출력이 논리 상태 1이 되는 소자이 ... 다. XOR gate의 진리표와 기호는 다음과 같다.(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)기본 설정AND, OR, XOR 게이트를 한

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
SK그룹 SK 하이닉스 설계직무 2017년 상반기 공채 최종합격 자소서(자기소개서)

이었습니다. 특히, VHDL을 이용하여 7 segment 동작을 위한 다양한 실습을 진행 했던 논리회로설계 과목의 프로젝트는 가장 흥미 있고 열정을 다 할 수 있는 프로젝트였 ... 습니다. 그러면서 꾸준히 논리회로, 반도체공학, 전자재료, 전자회로 등의 과목을 들으며 반도체 분야에 대한 관심을 키워왔습니다.이런 흥미를 가지고 있던 저에게 교환학생 기간 내내 ... 프로그래밍 코딩과 회로를 만들어 보고 익히기 위해 노력하였습니다. 또한, 아두이노를 이용하여 Skin touch detector를 만드는 팀 프로젝트 과목을 수강하면서, 팀원들과 함께

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2017.06.09

다운로드 장바구니
VHDL을 이용한 다양한 플립플롭 및 카운터설계, 실습

를 주파만든다. 위 그림의 경우는 0~4까지 세는 5진 카운터이다.(3) 그 외 VHDL의 문법에대해(3-1) STD_LOGIC 논리체계VHDL의 STD_LOGIC 논리체계는 위와같이 ... VHDL 및 실습ReportSR F.F.~12진 카운터제출일2013년 4월 1일최종기한2013년 4월 1일담당교수최 종 성 교수님학과전 자 공 학 과학번2009144029이름 ... 우 경 제1. 실습명 : 4주차 VHDL 실습2. 실습목표 :(1) SR F.F.(2) Gated SR F.F(3) D F.F.(4) JK F.F.(5) Ripple 4-bit

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
[논리회로실험] 실험4. ALU&Booth

과 목 : 논리회로설계실험과 제 명 : 실험4. Booth 곱셈기 및ALU 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.09 ... 한다. 즉, 흔히 말하는 사칙연산과 같은 연산을 말한다. 여기서는 두 수를 더하고 빼는 것과 어떤 수에 1을 더하거나 빼는 것을 의미한다.② 논리연산 : 논리회로에서 배우는 연산이 ... Logic Unit) 설계산술연산(덧셈, 뺄셈, 증가, 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행하는 8비트 ALU를 설계하고 Testbench를 통해

Non-Ai HUMAN
| 리포트 | 31페이지 | 2,500원 | 등록일 2014.03.22

다운로드 장바구니
논리회로실험 2014 FSM

ounter를 VHDL로 설계한다.2. Background1) Finite State machine일정한 천이 가능한 상태 내에서만 동작하는 순차 논리 회로로서 FSM의 출력과 다음 상태 ... ounter 상태도3. Sources & Results1) VHDL sourceBinary/Gray counterlibrary IEEE;use IEEE.STD_LOGIC_1164

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
VHDL을 이용한 Digital Clock(디지털 클락) 코드 및 보고서입니다.

buzzer가 울리는 VHDL 모듈을 설계하고 이를 FPGA키트를 이용하여 구현한다.2. Project Proposal1. Digital Clock- 시, 분, 초를 표시

Non-Ai HUMAN
| 리포트 | 13페이지 | 3,000원 | 등록일 2017.05.23

다운로드 장바구니
FPGA 트레이닝키트 사용 (결과보고서)

gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 프로그래머블 논리 요소는 AND, OR, XOR ... , NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식 ... 으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있다.프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
VHDL and, or xor 등 모든 게이트 (소스코드+ 결과 첨부)

? VHDL과 결과 비교1. and gateand gate VHDL 구문 and gate 결과2. nand gatenand gate VHDL 구문 nand gate 결과3 ... . nor gatenor gate VHDL 구문 nor gate 결과4. not gatenot gate VHDL 구문 not gate 결과5. or gateor gate VHDL 구문 ... or gate 결과6. xor gatexor gate VHDL 구문 xor gate 결과7. xnor gatexnor gate VHDL 구문 xnor gate 결과실험결과)VHDL

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2014.12.11

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output ... 의 코드체계를 다른 코드체계로 변환하는 논리회로이다. 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
[디지털시스템][VHDL} Design 4-bit Right Shift Resister 설계

이다. 이번 과제를 통해 VHDL code 작성법에 대해 정리할 수 있었다. 그리고 testbench code의 작성도 배웠다. '논리회로설계실험' 시간에 HDL을 사용 ... 이번 실습에서는 4개의 flip-flop이 연결된 '4-bit Right Shift Register'를 설계한다. 이번 설계를 위해서는 기본적인 VHDL에 대한 지식이 있

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2014.05.07

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기