"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 2,041-2,060 / 2,110건

4-Phase clock 발생기 예비 맥스플러스포함

의 파형이 양의 레벨로 되는 것은 불가능하기 때문에 어느 정도의 간격을 두고 있다. 따라서 양의 펄스는 비중첩된다고 말한다.2. 4상 클럭( 4-phase clock )이 실험 ... 다.발생된 클럭을 이용하여 주기를 변화 시켜 4상의 클럭 발생기를 만든다. 이렇게 여러 가지 상을 만드는 방법은 다양한데 그중 한가지 방법으로 실험 책에 소개 되었다. 위상이 다르 ... . 다중클럭의 위상들은 보통 요구되어지는 주파수에서 주기적인 신호를 발생하는 회로에서 쉽게 얻을 수 있다. 각 위상은 이전의 신호에 비해 약간씩 지연된 신호의 복사로 볼 수 있

리포트 | 3페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

다운로드 장바구니
[교통신호 제어시스템]신호등

으로 한 회로도의 응용학습이다. 그중에 이 프로젝트의 가장 중요한 목적은 수업시간에 배운 T플리플롭을 이용한 카운터 이용에 초점을 둔 회로 실험인 것 같다. RS플리플 ... 에 들어간 몇가지 칩은 비안정 멀티 바이브레이터로 클럭 펄스를 만들어낸다. 위의 그림은 555 또는 NE555 의 IC칩 내부 회로와 작동 원리 등을 설명하는 그림이다. 555(이하 NE ... 555)는 전원이 공급되면 일정한 주기로 단속하는 타이머 회로이다. 작동원리는 이러하다 전원이 공급되면 2번 전압이 1/3Vcc이하 이므로 3번 출력이 ‘H'가 되고 C는를 통해

리포트 | 23페이지 | 2,500원 | 등록일 2006.10.28

다운로드 장바구니
[전자공학실험] 부울대수의 공리및 정리 결과레포트

2. 부울대수의 공리 및 정리실험회로1{{{이번 실험은 정리 5)를 검증하기 위한 것으로 74LS32 OR gate의 두 입력에 {A와 {bar A의 신호를 입력할 때 출력 상태 ... 를 확인하는 실험이다. A와 A'의 논리 합은 항상 1이라는 것을 증명하기 위해서 A와 A'는 하나의 클럭으로 입력하고 인버터(74LS04)와 OR게이트(74LS32)로 회로 ... 를 구성했다. 출력된 파형을 통해 그 결과값은 항상 1 이라는 것을 알 수 있었고, 시뮬레이션 결과도 역시 실험결과와 일치했다.실험회로2{{{이번 실험은 정리 8)의 부정법칙을 검증하기

리포트 | 8페이지 | 1,000원 | 등록일 2003.10.10

다운로드 장바구니
[디지털회로] 디지털실험

게이트의 기호화 진리표는 다음과 같다.NAND 게이트의 출력에 대한 불 대수식은 F=(xy)' 이다.NAND gate입력 1입력 2출력*************. 실험 준비물IC 74 ... 게이트 : 오픈 컬렉터)저항 1[K] 1개직류전원장치논리회로 실험장치오실로스코프디지털 멀티메터점퍼선(배선)3. EX-OR와 그 응용1. 실험목적EX-OR 게이트의 실행방법과 그 특성 ... LS86IC 74LS04IC 74LS08IC 74LS32IC 74LS00직류전원장치논리회로 실험장치오실로스코프디지털 멀티메터점퍼선(배선)4. 조합 게이트회로 및 회로설계1. 실험목적

리포트 | 13페이지 | 1,000원 | 등록일 2003.11.22

다운로드 장바구니
[디지털논리] FPGA에 대한 조사

Field Programable Gate Array(사용자가 프로그램 할 수 있는 게이트 배열 정도로 번역이 가능하다.)1. 정의 : 임의의 논리 회로를 사용자가 의도한대로 설계 ... 다. ASIC은 설계 제작 시간 비 용이 많이 들기 때문에 심사 숙고하여 설계하게 되는데, 실제 작동하는 회로를 FPGA로 제작하고, 실험을 거쳐 세부 설계를 완성한 후, ASIC회로 설계 ... 하고, 작동하도록 회로에 설치하여사용한다. 또한 사용중 설계 사항이 바뀌면 새롭게 바뀐 논리 회로를 FPGA 소자 에 입력하여, 바뀐 논리 회로로 작동하도록 한다. 즉 용도 변경

리포트 | 3페이지 | 1,000원 | 등록일 2003.12.11

다운로드 장바구니
[디지탈설계] 디지탈 시계설계

한 시계동작과 시간 조정에 대해서만 알아본다이 회로에서 쓰이는 소자로는 JK F/F과 3×8 DECODER, NAND GATE, MOD-6을 사용한다.먼저 시간을 맞출수 있도록 하는 시 ... 1이 출력되게한다음 그 출력값을 시부분 카운터의 클리어 단자에 연결하면 시계가 동작하게된다.이 회로부분은 시조정회로에서 나오는 MODE 출력값과 분주기 클럭을 AND GATE ... 시간 조정 INC 출력값이 그에 해당하는 카운터의 EXCLUSIVE OR GATE에 연결되어 있음을 알수있다.4. 알람회로 설계 및 동작원리알람기능은 크게 알람을 설정하는 부분

리포트 | 26페이지 | 1,500원 | 등록일 2003.05.21

다운로드 장바구니
[전자전기실험]전자전기실험 예비리포트 TTL특성 및 응용실험

{{{{{{전자전기실험(4)실험4 TTL 특성 및 응용실험실험목적TTL(Transistor-Transistor Logic)로 구성된 디지털 IC의 특성 및 동작을 이해한다.TTL ... 의 트랜지스터 회로를 흐르는 것 보다도 전압이 낮아도 관계없이 저항 R1과 입력단 트랜지스터 Q1의 베이스 - 에미터의 경로를 통하여 입력 단자에서 외부로 흘 러나간다.이 때문에 그때 ... 을 통 해서 약 3.4V의 H 레벨로 나타나게 된다. 이와 같은 동작은 입력이 모두 L 레벨로 되었을 경우 에도 나타나는 것으로 이로 인하여 이 회로는 AND회로와 NOT회로

리포트 | 12페이지 | 1,000원 | 등록일 2005.10.26

다운로드 장바구니
[전자회로] dac변환기의 개념및 종류

전자회로실험예 비 보 고 서△ D/A 변환기 (Digital-to-Analog Converters)and Sample-and-hold circuit학 번:99102535성 명:정 ... circuit7 -□ 실 험 목 적○ Digital to analog converter회로를 이해라고 실험을 통해 확인한다.○ Sample and hold circuit의 전달 ... 영 길학 년:3학년담당교수:최혁환교수님제출일자:2004년5월31일실험8. D/A 변환기 (Digital-to-Analog Converters) and Sample-and-hold

리포트 | 8페이지 | 1,000원 | 등록일 2004.06.03

다운로드 장바구니
[논리회로실험] AND,OR,NOT 예비보고서

1. 실험. 1. AND,OR.NOT 게이트2. 이론○ 논리 회로( Logic gate)란?0과 1의 값을 입력받은 후, 이를 가공하여 출력시켜주는 회로를 일컫 ... 가 되는 연산을 AND, OR, NOT등이 있으며 이를 논리 회로로 구현한 AND게이트, OR게이트, NOT게이트 등이 있다.실험 1장에 필요한 AND연산, OR연산, NOT연산 ... 을 가지고 내부에는 6개의 NOT 게이트 가 있다.(진리표는 NOT 연산과 같다){3.회로도(별첨 1)4. 실험부품 리스트2입력 AND 게이트:74082입력 OR 게이트 : 7432

리포트 | 8페이지 | 2,000원 | 등록일 2004.07.23

다운로드 장바구니
[공학기술]산화공정(Oxidation)

1.실험 목표실리콘이 집적회로에 많이 사용되는 중요한 이유 중의 하나는 훌륭한 산화층(oxide), SiO2를 형성할 수 있다는 것이다.이 산화층은 절연체로서MOSFET과 같 ... 은 소자 및 소자들간의 영역에 사용된다. SiO2 형성을 위한 다양한 방법이 사용되고 있다. 그 중에서 이번 실험에서는 열 산화(Thermal oxidation)방법에 대해 소개 할 ... 에따라서 산화율에 영향을 줄 수 있다.2.실험 재료 및 실험 장비① Si wafer - p type 방향 4인치,② B.O.E (Beffered Oxide Etch 6:1)용액과 물

리포트 | 6페이지 | 1,500원 | 등록일 2007.05.24

다운로드 장바구니
[논리회로] 디코더(Decorder) 및 엔코더(Encorder)

변환회로를 설계하되 NAND Gate를 이용하시오.3. 4bit 2진수를 Gray code로 변환하는 회로를 설계하시오.4. 4bit Gray code를 4bit 2진수로 변환 ... gate)1개◈ 실험절차1. [그림 6-5]와 같이 2bit code를 단자리 4진수로 바꾸는 Decoder를 구성하시오.{{2. 에서 입력 A,B를 다음과 같이 입력할 때 출력 D,C ... {{{{{제목: 6장 예비{{제출일:교수명:학 과:실험조:학 번:이 름:{{실험 6디코더(Decorder) 및 엔코더(Encorder)1. 디코더(Decorder), 복호기일반

리포트 | 14페이지 | 1,000원 | 등록일 2002.12.05

다운로드 장바구니
[디지털 논리회로 설계] 플립플롭 및 래치

실험 7. 플립플롭 및 래치1. 실험목적순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러종류 (D, T, RS, JK)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.2 ... 제어신호를 갖는 SR 래치 회로를 “gated SR latch” 라고도 하며, 이 경우 그림 7-3 회로에서 입력 신호 E(enable)를 G로 표기하기도 한다.그림 7-3에 나타낸 ... . 관련이론1) 래치(latch)디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회

리포트 | 13페이지 | 1,000원 | 등록일 2005.05.21

다운로드 장바구니
Flip-Flop 특성과 응용

NAND gate로 구성된 RS Flip-Flop 회로에 대한 동작상태를 확인한다.※본인은 CP신호에 HI와 LOW의 두가지 입력을 주어 알기 쉽게 실험 회로의 특성을 확인 ... 는 신호를 나타내었다.(2)실험회로 2NAND gate를 사용한 RS Flip-Flop의 입력 R, S를 인버터로 연결하여 단일 입력을 갖는 D Flip-Flop 회로를 구성하고 7474 IC를 사용한 D Flip-Flop 회로와 비교하라. ... 당 교 수학 과학 번학 년성 명수강일시 및 조1. 실험 제목Flip-Flop 특성과 응용2. 실험 목적Flip-Flop 회로의 특성과 종류 및 그 동작원리를 실험을 통해 이해

리포트 | 12페이지 | 1,000원 | 등록일 2003.04.26

다운로드 장바구니
[전자회로실험] 증가형 MOSFET의 단자 특성과 바이어싱

-효과 트랜지스터(MOSFET) 의 단자 특성을 실험을 통해 이해한다.2. 증가형 MOSFET를 포화 영역에서 안정하게 동작시키기 위한 바이어싱 회로를 실험을 통해 이해한다.[예비 ... {실험 13장 증가형 MOSFET의 단자 특성과 바이어싱13장 증가형 MOSFET의 단자 특성과 바이어싱[실험 목적]1. 포화 영역에서 동작하는 증가형 금속-산화물 반도체 전계 ... 지식]1. 증가형 MOSFET의 물리적인 구조와 회로 기호물리적인 구조그림에 {n-채널 증가형 MOSFET(약칭하여 NMOS)의 물리적 구조를 나타냈다. 증가형 및 {n-채널 이

리포트 | 9페이지 | 1,000원 | 등록일 2004.09.05

다운로드 장바구니
[FeRAM]FeRAM

Transistor)형 두 가지로 나눌 수가 있다. 반전분극 전류형은 현재 상품화되어 있는 반면 FET형은 이론 적, 실험적으로는 그 동작원리가 확인되어 있으나 제조상의 기술 ... 하여, 원래의 정보를 재기입하여야 한다.그림. 반전 분극 전류형 FRAM의소자 및 회로구조그림. 반전 분극 전류형 FRAM의 동작원리(2) FET(Field Effect ... Transistor)형0FET형 FRAM은 기존의 MOS FET에서 Gate oxide를 SiO2 대신에 Ferroelectric Material로 대체한 것이다. 그림 5 와 같이

리포트 | 5페이지 | 1,000원 | 등록일 2005.06.22

다운로드 장바구니
FPGA를 이용한 4비트 ALU구현 및 검증 예비

FPGA를 이용한 4비트 ALU구현 및 검증1.FPGA(Field Programmable Gate Array): 사용자가 프로그램을 할 수 있는 칩. 즉, 어떠한 언어(VHDL ... 화함에 따라 디지털 시스템은 더욱 복잡해지고 있으며, 지금까지의 실험처럼 TTL소자로 시뮬레이션을 수행하는 것은 시간 및 비용이 많이 소요된다. 따라서 FPGA칩을 사용하여 칩 ... 칩으로 구현 할 수 있다.예비보고서1. FPGA로 다운로딩하는 방법을 익힌다.[1] 완성된 회로를 가지고 최종 마지막 블록 PAD에 우리가 Loading 할 Target FPGA

리포트 | 1페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

다운로드 장바구니
[전자 실험] TTL특성및 응용

GATE) 1개, 저항 1k , 33k , 1/3W3. 사용장비직류전원5V DC ,DMM4. 실험 회로도{{{ 5. 이론적 배경(1) TTL ICTTL 은 바이폴라 트랜지스터 ... 실험 4 TTL 특성 및 응용 실험1. 실험 목적1.TTL로 구성된 디지털 IC의 특성 및 동작을 이해한다.2.TTL IC의 사용법을 익힌다2. 부품 목록SN74LS00(NAND ... advanced low-power SchottkyALS41(2)TTL의 내부회로 및 동작 이해{스탠다드형 2입력 NAND 게이트그림 1은 스탠다드형 2 입력 NAND 4 회로중 1회로

리포트 | 9페이지 | 1,000원 | 등록일 2004.06.21

다운로드 장바구니
[전자공학실험] 동기식 카운터 결과레포트

동기식 카운터 결과레포트실험 결과실험1.74LS76 JK Flip-Flop 4개를 사용한 MOD-10(10진) 카운터로서 각 JK Flip-Flop의 출력이 AND gate ... 를 거쳐 다음단의 J 입력으로 연결되는 동기식 MOD-10 카운터 회로이다. 이 회로의 동작을 확인하라.회로도시뮬레이션실험분석저번 실험에서는 비동기식으로 회로를 설계하였는데 이번 ... 동기식의 차이를 알게 되어서 유익한 실험이었다.상태 0에서부터 10까지 간 후에 다시 0으로가는 회로이다. 앞의 시뮬레이션에서도 증명이 되었지만 다시한번 실험을 통해서 직접 동작

리포트 | 15페이지 | 1,000원 | 등록일 2003.12.04

다운로드 장바구니
[전자공학실험] 디코더 및 엔코더 & 7세그먼트

1. 실험회로 12선 - 4선 디코드 회로를 알아보는 실험이다. 입력은 2bit 로 받기 때문에 경우의 수는 4가지 경우이다. 즉, (0,0)(0,1)(1,0)(1,1)이 ... 하나를 생성한다. 이 디코드는 확장해서 3-8 디코더로 만들면 2진수를 8진수로 변환하는 회로를 만들 수 있다. 실험치는 이론치와 같이 나왔다.{그림 1: (A:0,B:0){그림 ... 때 십진수 2,3,4로 바꿔주는 역할을 한다.{{2. 실험회로 28개의 각각 다른 입력신호인 8진수를 2진수로 변환하는 8선-3선 엔코드 회로의 동작을 확인하라.{입력값출력값I7I

리포트 | 9페이지 | 1,000원 | 등록일 2003.10.18

다운로드 장바구니
[전자공학실험] 디지털실험-가산기 결과레포트

다. 그래서 이 회로를 반가산기라고 하는 것이다. 이를 2개 이어서 전가산기를 만들 수 있다.위의 실험 결과에서 우리는 두가지 경우를 생각 할 수 있다.1)A: clock B ... 의 반가산기와 하나의 OR GATE 로 구성된 2BIT 전가산기의 회로를 구성하여 전자장비의 동작을 알수 있다. 위의 회로를 분석하기 위해서 우리는 반가산기와 전가산기를 CHECK 해 ... um이 0 or 1이 나오므로 위 실험 결과는 맞다.실험 3{{전가산기와 반가산기를 이용한 2BIT 병렬 가산기의 회로.위의 회로도에서 우리는 반가산기와 전가산기를 찾을 수 있

리포트 | 7페이지 | 1,000원 | 등록일 2003.10.10

다운로드 장바구니

이전10개 97 98 99 100 101 102103104 105 106 다음10개

파워링크

신청하기