전가산기와 전감산기
- 최초 등록일
- 2009.07.11
- 최종 저작일
- 2006.12
- 7페이지/ 한컴오피스
- 가격 2,500원
소개글
1) 실험 목적
2) 준비 사항
3) 관련 이론
(1) 전가산기
(2) 전감산기
4) 실험 방법
1. 전가산기에 의한 합과 전감산기에 의한 차
2. 전가산기에서 자리올림 Co
3. 반가산기로 구성한 전가산기
4. 2-비트 병렬 2진 가산기
목차
1) 실험 목적
2) 준비 사항
3) 관련 이론
(1) 전가산기
(2) 전감산기
4) 실험 방법
1. 전가산기에 의한 합과 전감산기에 의한 차
2. 전가산기에서 자리올림 Co
3. 반가산기로 구성한 전가산기
4. 2-비트 병렬 2진 가산기
본문내용
1) 실험 목적
전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다.
2) 준비 사항
ⓛ CRO - 1대
② 전원 (+5V, 50mA) - 1대
③ 스위치 판 (5스위치X2) - 1대
④ IC : 7400, 7402, 7404, 7410, 7483, 7486 - 각 1개
⑤ 저항 : 680{Ω} - 5개
⑥ LED - 5개
3) 관련 이론
1. 전가산기
전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며, 3개의 입력과 2개의 출력으로 구성된다. x와 y로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며, z로 표시된 세 번째 입력변수는 바로 이전 위치로부터의 캐리이다. 3개의 비트를 더할 때 합은 0부터 3까지 나올 수 있고, 2와 3을 2진수로 표시하는데 2개의 출력이 필요하다. 2개의 출력 중 합에 대해서는 S, 캐리에 대해서는 C라는 기호로 표시한다. 비트의 합을 계산하여 앞의 디지트는 출력캐리 C가 되며, 뒤의 디지트가 S로 표시된다. 전가산기의 진리표는 다음과 같다.
참고 자료
없음