디지털회로실험 래치

소개글

"디지털회로실험 래치"에 대한 내용입니다.

목차

1. 실험결과
2. 토의

본문내용

실험 1은 NAND 게이트를 이용하여 JK 립플롭 회로를 구성하는 실험으로, JK 플립플롭은 입력단자 J와 K, 클록펄스 입력단자 CK, 출력단자 Q와 로 구성된다.
초기값을 클리어를 시켜주기 위해 처음에 J와 K를 모두 접지에 연결한 상태에서 CLR 또한 접지에 연결한 후 +5V에 연결해야 하는데 J와 K를 접지에 연결시키지 않은 채 클리어를 시도하는 실수를 하였다.
초기값을 변화시키는 게 조금은 서툴렀지만 실험을 성공적으로 마칠 수 있었다.
실험 2는 D플립플롭으로 클록 신호가 0에서 1로 바뀔 때, D=1이면 플립플롭이 세트 되어 Q=1이 되고, D=0이면 플립플롭이 리셋되어 Q=0이 된다.
D플립플롭의 경우, 3주차 실험 중에 가장 간단한 실험이었기에 막힘없이 수월하게 진행되었다.

참고 자료

없음