• 전문가 요청 쿠폰 이벤트
  • 통합검색(18)
  • 리포트(16)
  • 논문(2)
판매자 표지는 다운로드시 포함되지 않습니다.

"Pin-hole array" 검색결과 1-18 / 18건

  • 핀홀어레이를 이용한 슈퍼 멀티-뷰 3D 디스플레이 (Super Multi-view Display Method using Pin-hole Array)
    한국광학회 변진아, 권기철, Munkh-Uchral Erdenebat, 박재형, 김성규, 김종재, 김남
    논문 | 8페이지 | 무료 | 등록일 2025.05.15 | 수정일 2025.05.22
  • Exp 2. Nanofabrication by Polymer Self-Assembly
    opolymer(BCP)를 합성하고, spin-coating methond를 통해 BCPs film을 제작하였다. AU NPs solution을 합성한 후, BCPs film ... PS-b-P4VP micelle이 형성된다.(참고: Figure 1 왼쪽) Inverse micelle은 spin-coating을 통해 solid substracts에 부착 ... 의 self-assembly는 조정 가능한 LSPR coupling과 향상된 sensing properites이 탐구되는 well-ordered noble metal arrays
    리포트 | 10페이지 | 2,500원 | 등록일 2024.10.31 | 수정일 2024.11.06
  • colloidal quantum dot solar cell
    ③ Form QD arrays where the QDs are electronically coupled to allow for efficient electron/hole c ... equential deposition and treatment are requiredQuantum Dot Films Deposition ① QD solution is spin ... Quantum Dot Solar Cells What is the Quantum Dot - Quantum dots are semiconductor whose excitons are
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2016.05.20
  • 기타 자동 재생기 Guitar Auto Play 학사 논문 메카트로닉 공대
    are starting to prefer automatic rather than traditional hand-operated method.This project deals ... , Raspberry Pi, Power supplies, Arrays and Relays.At the first stage, we can write songs by using ... Sonic-Pi program with Raspberry-Pi and the coded music notes will send signal to each solenoids and
    Non-Ai HUMAN
    | 논문 | 41페이지 | 3,000원 | 등록일 2021.12.10 | 수정일 2021.12.23
  • [디스플레이공학] AMOLED를 위한 PEDOT PSS와 PDY-132 증착
    Analysis AMOLED TFT array by using α-step andOptical Property of PEDOT:PSS & PDY-1322012. 4. 16 ... 에서는 AMOLED의 분해 및 광학적 현미경으로 TFT-array를 분석하며 size를 측정했다. 이번에는 현미경을 통해서 측정했던 size를 α-step으로 측정하여 얼마만큼 오차가 나 ... 는지 분석한다. 그리고 입체적으로 AMOLED의 TFT-array를 익히며, PEDOT:PSS 재료와 PDY-132의 흡광도와 PL을 측정해봄으로서 다층구조인 AMOLED에서 어떤
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 3,000원 | 등록일 2012.12.01
  • 고밀도 PGA PACKAGING 기술(2)
    에서의 고밀도화의 현상및 고밀도화에 따라요구되는 PACKAGING 기술에 대하여 설명한다.2. PGA 의 다핀화 기술2.1 다핀화의 동향IC 의 다핀화는, CMOS GATE ARRAY ... 은 GATE 수가 필요해 진다. GATE 수가 증가하면 신호핀이 증가하고, 더나아가 그에 따른 전원 GROUND PIN 이 증가한다. 일반적으로 GATE 수 G 와 단자수(= 핀수) N ... 사이에는,N = αGβ(α, β : 정수)라는 경험식이 존재하는 것으로 알려지고 있다. 마쯔시타에서의CMOS GATE ARRAY 도 현재 이 경험식이 꼭 맞고, α = 2 ~ 4,β
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2011.09.30
  • Package Treand와 접착제
    package 형태이다.BGA는 grid array로 나열된 solder ball을 pin으로 사용하는 surface mounting package로 많은 장점을 가지고 있 ... 다. BGA는 물론 Pin grid array에 상대되는 개념으로 pin 대신 solder ball을 사용한 것인데 pin grid array 가 미리 Pin 을 형성한 기판을 사용 ... Package trend 와 접착제- 목 차 -반도체와 접착제Die attach 접착제 현황Lead frame package typeBGA Package(Laminate and
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2011.11.25
  • RF PCB 제조기술3
    하여 package size가 커지기 때문에 다핀 package 대응이 곤란하며, 저가 PCB를 이용해야 하는 응용 분야에 사용됨1-3. PGA (Pin grid array)-부품 실장을 위한 ... 하여 package size를 축소시킨 부품2-4. BGA (Ball grid array)-Package 실장시 Pin(PGA)이나 Lead(QFP)면 대신 Ball을 사용하는 package ... )PGA(Pin Gird Array)CSP(chip scale package)TCP(Tape carrier package)1. Discrete: 부품 실장을 하기 위한 다리를 가지
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 4,000원 | 등록일 2007.11.14 | 수정일 2023.08.15
  • 태양전지(PhotoVoltaic)
    -Si:H와 n형 a-Si:H 중간에 삽입한 pin 구조로 제조된다. pin 구조에서 i a-Si:H 광 흡수층은 상하의 높은 도핑 농도를 갖는 p와 n층에 의해 depletion ... 와 N형 반도체라고 하는 2종류의 반도체를 이용한다. 기본 원리는 반도체 p-n 접합으로 구성된 태양전지(solar cell)에 태양광이 조사되면 빛 에너지에 의한 Electron ... -Hole Pair 쌍이 생겨나고, 전자와 홀이 이동하여 n층과 p층을 가로질러 전류가 흐르게 되는 것을 photovoltaic effect (광기전력 효과)에 의해 전력 발생
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2010.01.24 | 수정일 2021.08.29
  • 패키징공정
    )는 lead frame을 이용하여 제작한 through-hole 방식의 플라스틱 패키지가 주류를 이루었으나, 최근에는 보드의 실장 밀도를 높이기 위해 surface ... Array)WBGA (Wire Bonding BGA)Fine Pitch BGA (PI Substrate)Edge bonding pad. Face-up structure. Via s ... 을 사용하여 리드 수를 늘리는 것도 한계에 달하여, 패키지 바닥면에 바둑판에 바둑알 놓듯이 둥근 볼(ball) 형태의 리드를 배열하는 BGA (Ball Grid Array) 패키지
    Non-Ai HUMAN
    | 리포트 | 54페이지 | 2,500원 | 등록일 2008.11.17
  • 반도체 패키지
    -line package) (b)PGA(pin-grid-array package)(b)(a)(b)(a)(c)표면 실장형(SMT) 패키지(a)J Leaded package (b ... 형(THT: Through Hole Type) 패키지 - 표면 실장형(SMT: Surface Mounting Type) 패키지반도체 패키징 종류TH-형 패키지(a)DIP(dual- in ... → 칩과 칩 사이에서 발생하는 패키지 지연반도체 패키징 핵심 고려사항성능 - 회로의 집적도 증가, 접속 길이 감소, 패키지 재료 개선 패키지 크기 - 패키지 효율(칩 면적/패키지
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 2,500원 | 등록일 2008.05.22
  • 반도체공정 (Packaging)
    pin grid array (PGA) package를 만드는 것이다. 이것은 circuit board assembly를 위한 pin-in hole package이다. Die ... 와 같은 pin이 600개정도 필요한 고성능 IC에 사용되어진다.Figure 2.2 Ceramic pin grid array (PGA)(2) Laminated ceramic ... description1. IC designverificationPre-productionWafer levelCharacterize, debug and verifynew chip
    Non-Ai HUMAN
    | 리포트 | 41페이지 | 4,500원 | 등록일 2007.01.27
  • LD/PD에 관하여
    PIN photodiode를 만듦 2. 공핍층에 도달하기 전 빛이 통과하는 p 영역의 두께는 짧아야 하고 흡수가 없어야 함 ---- p 영역의 bandgap을 I 영역 ... efficiency여러 반도체들에 대하여 파장의 함수로 도시한 PIN photodiode의 수광효율Photodiode 의 전류-전압 특성곡선(B)  photovoltaic mode 로서 (순방향 ... - factor noise 전기 증폭기의 열 잡음 PIN diode보다 sensitivity가 좋음APD의 단점1. Response time이 느림2. High-voltage power s
    Non-Ai HUMAN
    | 리포트 | 74페이지 | 1,000원 | 등록일 2004.12.07
  • [반도체] VLSI 대규모 집적 회로 생산
    쉬움.PCB에 마운팅하는 방법에 따른 구분*Through Hole Mounting : Dual In Line Package (DIP) : 간단, 저렴, 널리사용 Pin Grid ... %)전기로{다결정 실리콘Czochralski 성장법Float Zone 성장법{단결정 실리콘잉고트를 절단{웨이퍼 : 직경 3 인치~12 인치, 두께 1mm 이하다결정실리콘->단결정 ... : homo-epitaxy : 실리콘 웨이퍼 + 실리콘 에피층hetero-epitaxy : 게르마늄 웨이퍼 + 갈륨비소 에피층화학식 : SiH4 => Si + 2H2 (Vapor
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2005.06.24
  • [전자공학] 반도체 공장 방문 (패키징)
    도 삽입실장형(Thru-Hole Mount)에서 집적도가 높은 표면 실장형(Surfac e Mount)중심이 되고, 고집적화에 의한 I/O핀 증대에 따른 다핀화, 소형. 경량화수요 ... 하도록 외부단자를 패키지 밑면에 면배열한 BGA(Ball Grid Arra y)가 개발되어 차세대 패키지로 각광받고 있다. BGA는 PGA(Pin Grid Array)와 플립칩(Flip ... 에 대응한 외부핀 간격의 파인 피치(Fine P-itch)화와 패키지 박 형화가 동시다발적으로 개발되고 있다. 70∼80년대까지 주류를 이루었던 DIP(Dual In Line
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2004.10.06
  • 패키징
    되어 차세대 패키지로 각광받고 있다. BGA는 PGA(Pin Grid Array)와 플립칩(Flip Ch-ip)개념의 상호 장점만 을 응용한 것으로 동일핀수의 QFP와 비교하여 차지 ... 다. 모든 산업에서 그렇듯이 저가격 요구 또한 거세다. 이러한 전자기기의 추세에 따라 반도체 패키지 동향도 삽입실장형(Thru-Hole Mount)에서 집적도가 높은 표면 실장 ... 형(Surfac e Mount)중심이 되고, 고집적화에 의한 I/O핀 증대에 따른 다핀화, 소형. 경량화수요에 대응한 외부핀 간격의 파인 피치(Fine P-itch)화와 패키지 박 형화
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2003.05.28
  • [직접회로] 패키징공정
    동향도 삽입실장형(Thru-Hole Mount)에서 집적도가 높은 표면 실장형(Surfac e Mount)중심이 되고, 고집적화에 의한 I/O핀 증대에 따른 다핀화, 소형. 경량 ... frame을 이용하여 제작한 through-hole 방식의 플라스틱 패키지가 주류를 이루었으나, 최근에는 보드의 실장 밀도를 높이기 위해 surface mounting 방식 ... 도 한계에 달하여, 패키지 바닥면에 바둑판에 바둑알 놓듯이 둥근 볼(ball) 형태의 리드를 배열하는 BGA (Ball Grid Array) 패키지가 보편화되고 있습니다...PAGE
    Non-Ai HUMAN
    | 리포트 | 54페이지 | 2,000원 | 등록일 2002.12.22
  • [디지털] VHDL 강좌4 - ASIC 용어 요약
    영역.34. P & R레이아웃의 배치및 배선35. PGA : Pin Grid Array어떤 그리드에 나열된 패키지의 리드(Lead)를 패키지 몸체 밑의 아래방향으로 나오게 하는 Through Hole 장착 패키지 기술. ... (Layout)후에 R.C값을 추출하는 작업4 Behavioral Description알고리즘 또는 수학적인 방정식의 항으로부터 소자 또는 기능을 모델화하는것.5 Bottom-up ... 고 정의하여, 높은 레벨의 시스템 구조를 꾸며 나가는 설계방식(Top-Down Design과 상대적 개념)2.6 Cell특정한 전기적 기능을 수행하기 위해 이미 정의된 회로 소자
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2001.11.11
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 03월 28일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:55 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감