"Modelsim"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

mu0 FPGA 논리회로설계 fpga 프로젝트 modelsim 디지털시스템실험 자판기 verilog verilog 시계 10진 alu 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"Modelsim" 검색결과 1-20 / 224건

ModelSim - Vending machine

디지털시스템Vending Machine과목명: 디지털시스템목차FSM 란?개요변수상태도동전 상태Choice = 0, drink = 0, Input: coin / Output: changeChoice = 1, Input: coin / Output: drink, change..

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2018.01.29

다운로드 장바구니
Verilog HDL을 이용한 Mu0 프로세서 구현 프로젝트 (코드, ModelSim결과 포함)

하고, 16bit-memory를 설계하여 특정한 task를 수행할 수 있도록 하는 것이 목표이다.또한 assembly 명령어들을 검증하는 code를 ModelSim을 이용

Non-Ai HUMAN
| 리포트 | 16페이지 | 8,200원 | 등록일 2021.01.03

다운로드 장바구니
ModelSim 3x8디코터,8x3인코더 실습

"ModelSim 3x8디코터,8x3인코더 실습"에 대한 내용입니다.

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2020.12.01 | 수정일 2020.12.07

다운로드 장바구니
verilog가감산기(adder-subtracter) 코드및 결과레포트(modelsim)

Spec : 4Bit Full adder, 4Bit Full subtractor Verilog Coding Simulation 결과는 1,0으로 표시 Timescale 은 1ns/10ps 통일 2000ps만큼 바뀜 ..

Non-Ai HUMAN
| 리포트 | 4,500원 | 등록일 2019.08.24 | 수정일 2019.09.23

다운로드 장바구니
디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

디지털 논리회로 [ModelSim을 이용한 VHDL 실습 과제]실습 내용: ModelSim을 이용해 4bit full adder를 설계하고 테스트벤치를 이용해 시뮬레이션 파형

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

다운로드 장바구니
modelsim을 이용한 16bit CLA 설계

- VHDL을 사용하여 결정한 덧셈기 구조 설계library ieee; --library declaration, required before packageuse ieee.std_logic_1164.all; -- package declarationentity full_a..

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2011.07.02

다운로드 장바구니
modelsim을 이용한 해밍코드 소스

위치는 x50111111P1, P2, P3 Error → x1 Error 이다.그럼 modelsim 으로 구현한 소스를 살펴본다면 아래와 같다.`timescale 1ns/1ns

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2010.12.10

다운로드 장바구니
modelsim velilog로 구현한 mips pipelining

컴퓨터구조프로젝트(MIPS Pipeline 설계)MIPS Pipeline 설계: 본 프로젝트는 다음과 같은 과정을 따라 수행하였다.목표: Modelsim을 이용하여 Verilog

Non-Ai HUMAN
| 리포트 | 9페이지 | 5,000원 | 등록일 2010.07.22 | 수정일 2015.07.17

다운로드 장바구니
Quartus II와 Modelsim 사용법 및 FPGA를 이용한 검증 결과

결 과 보 고 서3주차실험 2 : Quartus II 와 ModelSim 사용법 및FPGA를 이용한 검증1. 실험 결과본 실험은 아래 두 과정을 통해 Quartus II ... 와 ModelSim 사용법을 익히는 데 목적이 있다.또 DE2-115 FPGA로 결과 값을 확인하고 검증한다.- Quartus II 프로그램을 이용하여 NOT Gate 1개에 input ... 을 입력하고 ModelSim에서 wave 값을 확인하는 과정 = 21 - (1) DE2-115 FPGA 설치[ 사진 ] 전원을 연결 시킨 후, Power on/off를 on으로 누르

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
modelsim을 이용한 booth 알고리즘을 이용한 곱셈기 설계

* Booth's multiplier 코드library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_signed.all;entity modifiedbooth isport..

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,500원 | 등록일 2011.07.02 | 수정일 2013.11.27

다운로드 장바구니
Mycad와 modelsim을 이용한 Full Adder 설계

< 목 차 >1. 기준 Inverter 설계1) 기준 Inverter 설정과정2) 기준 Inverter schematic3) Pre-layout simulation4) 기준 Inverter layout5) Post-layout simulation2. Full adder..

Non-Ai HUMAN
| 리포트 | 32페이지 | 3,000원 | 등록일 2008.08.20 | 수정일 2022.02.09

다운로드 장바구니
곱셈기(Carry Save Multiplier) / 파이프라이닝(Pipelining) / 파이프라이닝 안함 vs 2단계 vs 4단계 모두 구현 및 속도 비교 / Verilog / ModelSim / Test bench

Non-Ai HUMAN
| 리포트 | 2,000원 | 등록일 2015.05.17

다운로드 장바구니
[전자공학] Modelsim & Synplify & ISE를 이용한 VHDL 시뮬레이션

..PAGE:1Modelsim & Synplify & ISE를 이용한VHDL 합성 및 시뮬레이션2003. 11. 24Digital Communication I이 상 철my-s

Non-Ai HUMAN
| 리포트 | 39페이지 | 1,000원 | 등록일 2003.11.25

다운로드 장바구니
[디지탈공학] Max+, Synpli, Modelsim을 이용한 VHDL 시뮬레이션

Design -> Load Design를수행하면다음과같은Window가나타난다. Loading에따른Window와각블럭에대한의미분석Design을Load 한창에서 View -> Wave를수행하여Wave Window 표시 선택된Signal 창에서 View -> Selected..

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,500원 | 등록일 2002.12.16

다운로드 장바구니
판매자 표지

2025년 고려대학교 융합에너지공학과 편입학 자기소개서

코드를 모듈화하고, Modelsim 시뮬레이션에 적용시키며 오류들을 하나씩 해결해 나갔습니다. 이를 통해 클럭 신호들을 동기식으로 동작하게 하여 안정된 신호를 확보할 수 있

자기소개서 | 2페이지 | 5,000원 | 등록일 2025.06.07 | 수정일 2025.06.11

다운로드 장바구니
논리회로설계실험 5주차 Encoder 설계

하는지 Testbench 코드를 직접 짜고, Modelsim의 simulation을 이용하여 출력 파형을 확인함으로써 4:2 priority encoder가 올바르게 작동하는지 검증하였다.2 ... 았다. 마지막으로 설계한 module을 testbench code를 이용하여 Modelsim의 simulation을 이용하여 wave를 확인하였다. Behavioral model

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 3주차 Adder 설계

들은 Modelsim 프로그램의 시뮬레이션을 이용하여 파형을 확인함으로써 잘 작동하는지 검증할 수 있다. Truth Table을 이용하여 Karnaugh map과 Boolean ... 으로 설정했다.4) Result(실행 결과)Modelsim의 simulation을 이용하여 결과 파형을 구하였다. 출력된 파형을 보면 half adder와 full adder는 구현 ... 구현한 1-bit full adder를 이용하여 4-bit adder 또한 구현할 수 있었다. 이렇게 구현한 adder들을 Modelsim의 simulation을 이용하여 입력

리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
인터럽트 기능을 갖는 ARM 프로세서의 설계 및 모의실행 (Design and Simulation of ARM Processor with Interrupts)

한국인터넷방송통신학회 이종복

논문 | 7페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
디코더, mux, comprator, 4비트 감가산기

를 만듭니다.4. 결 과 : ModelSim Wave 결과 이미지 / Wave 결과 분석Decoder 파형분석A=0, B=1D3 0 & 1 = 0D2 0 & 1’ = 0D1 0’ & 1 = 1D0 0’ & 1’ = 0Mux 파형분석

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
10Gbps 이더넷용 MAC 코어에 대한 연구 (A Study on MAC Core for 10Gbps Ethernet)

한국정보통신학회 손승일

논문 | 8페이지 | 무료 | 등록일 2025.03.27

다운로드

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기