"flip-flop회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리설계및실험 FPGA 카운터설계 쉬프터 레지스터 플립플롭의 기능 JK FLIP-FLOP 555 timer 순차 rs플립플롭 pspice

"flip-flop회로" 검색결과 161-180 / 958건

판매자 표지는 다운로드시 포함되지 않습니다.

논리회로실험 예비보고서6

them in following this code of ethics.[실험6-래치와 플립플롭]1. 실험 목적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2 ... =1의 경우 이전상태의 보수를 취한 값이 결과로 출력되며 S=1, R=1의 경우 Q와 Q’이 모두 0인 결과와 달리 사용할 수 있는 값이 된다.·Flip-Flop-R-S F/F클록 ... 라 부른 Triple 3-input NAND gate>74HC74 : Dual D-Type Positive-Edge-Triggered Flip-Flops With Clear and

리포트 | 11페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 전압제어 발진기 (7주차)

된다.쌍안정회로 중 1비트 저장소자는 래치(latch)와 플립플롭(flip-flop) 2가지가 있다.래치는 입력 정보가 입력되면 다음 클록의 펄스까지 그 이후의 입력에 관계없이 출력 ... 아날로그 및 디지털 회로설계실습7주차 전압 제어 발진기 과제1.영상 속 실험 결과에 따르면 Vc = 0.5V~2V인 구간에서는 주파수의 크기가 선형적인 특성을 가지고 증가 ... 는 회로이다. 전기적 자극(Trigger)에 의해 하나의 안정상태에서 또 다른 안정상태로 변하는 회로이다. 2안정회로라고도 하며 기억, 계수 등 논리조작을 하는 기본회로로도 사용

리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre La-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차1 ... ········································141. 실험 목적본 실험에서는 Verilog HDL 언어를 사용하여 Flip-Flop, Register, SIPO 등 Sequential Logic을 설계 및 실험하고자 한다.2 ... . 배경 이론1) 조합회로와 순차회로①조합회로조합회로는 출력신호가 입력신호에 의해서만 결정되는 논리회로이다. 논리 게이트로 구성되며, 플립플롭과 같은 기억소자들을 포함하지 않

리포트 | 14페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
RS-latch, D-latch 실험보고서

어라.)그림 8. 4개의 D latch5. edge triggered D flip-flop5.1. 두 개의 3 입력 NAND gate(TTL 7410)를 이용하여 그림 3의 회로 ... 실험 3: RS-Latch 및 D-Latch1.1 RS latch1.1 NOR gate (TTL IC 7402)를 사용하여 그림 1과 같이 회로를 꾸민다. 표 1에 따라 각각 ... 를 꾸민다.5.2. 표 5을 완성한다. 이 표에 의하여 timing diagram을 그린다.DCLKQ00111->00->11->00->10001표 5. D FF의 진리표그림 9. edge triggered D filp-flop의 timing diagram

리포트 | 6페이지 | 1,000원 | 등록일 2021.04.06

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 쉬프터 레지스터 예비보고서

가 필요한 것이다. 읽고 쓰기가 동시에 이루어지지 않는 것이 래치의 기본적인 동작이라 할 수 있다.② Flip-Flop : 회로가 Latch보다 복잡하고 동시기키는 동작이 클럭 ... , Oscilloscope, Function Generator? 예비 과제(1) Latch, Flip flop 및 Register을 비교, 설명하라.① Latch : 회로가 간단하고 동기시키는 동작 ... 가 된다.(2) 존슨 카운터(Johnson counter)- 존슨 카운터는 맨 마지막 플립플롭의 출력 중 NOT 출력을 첫 번째 플립플롭의 입력과 연결한 회로입니다. 존슨 카운터

리포트 | 7페이지 | 1,500원 | 등록일 2022.12.24

다운로드 장바구니
카운터설계 예비보고서 중앙대

실습목적: JK Flip Flop 을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수 의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chat ... tering 방지 회로에 대하여 학습한다. 설계실습 계획서1. 4 진 비동기 카운터이론부의 그림 14-2 의 비동기식 4 진 카운터에 1MHz 의 구형파 (square wave ... 카운터의 회로도를 그린다. 11-3-2 의 경우와 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다. - 16 진 비동기 카운터에서 리셋을 이용하여 10 진 비동기 카운터를 설계할 때, 카운터의 1010 부터 1111 까지는 CLR 즉 리셋의 입력이 되어야한다.

리포트 | 6페이지 | 1,000원 | 등록일 2021.08.13

다운로드 장바구니
임베디드 시스템 레포트

, and Register: Latch와 Flip-flop은 현재 상태 정보를 저장/유지하는 논리 회로이다.1) Latch- 레벨트리거로 동작하며 출력이 clock cycle 동안 ... - 사용자가 직접 프로그램을 할 수 있어 개발시간이 짧고 오류를 바로바로 재수정할 수 있으며 초기 개발비가 저렴하다는 장점이 있어 많이 이용한다.3. Latch, Flip-flop ... 여러 번 변경될 수 있다.- SR Latch, T Latch, JK Latch 등등이 있다.2) Flip-flop

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
홍익대학교 전전 실험1 플립플롭 예비보고서

에서 영어 약자로 CLK 또는 CP 라고 표기한다.3. 이론 :플립플롭(Flip-Flop)두 개의 출력은 항시 상반된 상태에 있으며 한쪽의 출력을Q 라 하면 다른 한쪽은 Q기억 소자 ... 를 그려라(7) 래치(latch)에 대하여 조사하고, 래치와 플립플롭의 차이와 장단점을 설명하라.기본적인 플립플롭(basic flip-flop)을 말하며, 래치는 enable 제어신호 ... (positive-edge triggered flip-flop)이라고 말한다. 반대로 클럭의 하강 모서리(1에서 0으로 변하는 시점)에 맞추어 출력 값이 변하도록 만들어 졌다면 이

리포트 | 8페이지 | 2,000원 | 등록일 2020.12.25

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초아날로그실험 8주차 예비레포트

에서는 그림12의 표와 같이 timer 내부의 SR Flip-Flop으로 동작한다. 1.3.1, 1.3.2에서 설명한 두 모드와 달리 축전기를 사용하지 않고 Discharge Pin ... 을 Floating시키는 방식으로 Flip-Flop과 같이 동작 시킨다. 이때 그림12에서 구조를 살펴보면 6번 핀이 Ground와 연결이 되어 있다. 즉 Threshold ... 과 같이 Op-amp의 feedback loop에 RC 회로가 연결되어 있으며 audio frequency(16Hz ~ 20kHz)에서 작동한다. 다음으로 LC Oscillator

리포트 | 12페이지 | 1,500원 | 등록일 2023.07.03

다운로드 장바구니
연세대 전기전자공학부 20-1학기 기초아날로그실험 결과레포트 6

는 하위 comparator의 출력이 (high), 상위 comparator의 출력이 (low)가 되어 flip-flop의 출력이 0이 된다. 따라서 트랜지스터 의 Base는 low ... 되고, 커패시터의 전압이 에 도달하면 상위 comparator의 출력이 high로 전환된다. 이로 인해 RS flip-flop의 출력이 1이 되고 트랜지스터 의 Base는 high ... . 커패시터의 전압이 까지 방전되는 시점에서 하위 comparator의 출력이 high로 전환되어 RS flip-flop의 출력이 0이 되므로 트랜지스터 의 Base는 low가 되

리포트 | 12페이지 | 1,500원 | 등록일 2021.03.14

다운로드 장바구니
전공영어 레포트

tabular form in a truth table.각 게이트에 대한 2진수의 입출력 관계는 진리표 형식으로 표현 될 수 있다.5. Flip-Flop 플립플롭A flip-flop ... 의 보수 값을 저장한다.A flip-flop maintains a binary state until directed by a clock pulse to switch states.플립 ... 플롭은 클락 펄스에 의하여 상태를 반전하는 지시가 올 때까지 어떤 2진상태를 유지한다.The difference among various types of flip-flops is

리포트 | 36페이지 | 3,000원 | 등록일 2021.05.16

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 카운터 설계 예비보고서

상태가 될 수도 있다. 스위치를 끌 때도 마찬가지다. 이러한 현상을 chattering 현상이라고 하는데, 경우에 따라서는 회로 오동작의 원인이 되기도 한다.실습목적JK Flip ... Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하 ... 카운터 등의 디지털 회로를 제작하다 보면 전원 및 작동을 위하여 다양한 종류의 스위치를 사용하게 된다. 대개 전원용으로는 토글 스위치를 사용하며, 동작용으로는 버튼 스위치를 많이

리포트 | 7페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서6

이 S=R=C=1 일 때가 없도록 고려하거나, 이런 출력이 없도록 회로를 보완한 뒤 사용해야 할 것이다.? 이 회로에 C 대신 Clk 신호를 입력해준다면, R-S Flip Flop ... 되었다.? C값이 0일 때 이전 출력을 유지하였다.? 이 회로에 C 대신 Clk 신호를 입력해준다면, D Flip Flop을 구성할 수 있을 것이다.실험2-2결선도회로? 출력 ... 에서 DRAM과 같다. 그러나 데이터를 보존하기 위해 캐패시터가 아닌 플립플롭(FLIP-FLOP)을 이용하므로 재충전 과정이 필요 없으므로 DRAM에 비해 빠른 속도를 가진다. 그러나 DRA문이다.

리포트 | 10페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
정보통신기초 설계

을 사용하였다.이번 실험을 통하여 flip flop의 정의와 특성을 배울 수 있었고, 다양한 flip flop중 RS-FF와 D-FF의 작동원리 및 특성을 파악할 수 있었다.2020-2학기 정보통신기초설계실습페이지 PAGE2 / NUMPAGES2 ... 와 비교한다.실험 2실험 1의 가)~다)의 과정을 주어진 D-FF회로로 진행한다실험 결과실험 1[그림 1.1] NAND 게이트로 구성한 RS-FF주어진 회로는 NAND 게이트로 구성 ... 한 RS-FF이다. 플립플롭 이란 설정된 값을 기억하는 쌍 안정 멀티 바이브레이터로써 ‘1’을 의미하는 세트와 ‘0’을 의미하는 리셋의 안정된 두 가지 상태를 유지하는 회로이

리포트 | 6페이지 | 1,000원 | 등록일 2022.03.21

다운로드 장바구니
아날로그및디지털회로설계실습 예비보고서11 카운터설계

아날로그 및 디지털 회로설계 실습예비보고서(설계실습 11. 카운터 설계)11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용 ... 하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.11-3. 설계실습 계획서11-3-1 4진 비동기 카운터이론부 ... / 보라색 – Q1 / 갈색- Q211-3-2 8진 비동기 카운터 설계8진 비동기 카운터의 회로도를 그린다. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때

리포트 | 5페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27

다운로드 장바구니
아주대학교 논리회로실험 / 7번 실험 Shift Register 결과보고서

을 거치는 과정을 살펴본 결과 또한 예상과 일치함을 확인했다.3. 질의 응답문제 1. 아래와 같은 회로에서 출력을 결정하고 분석하시오. (모든 Flip-Flop은 Positive ... Edge에서 동작, 첫 번째 Flip-Flop의 입력 D=’1’은 인가된 시점 이후 계속 유지)C0C1C2C3t = 00000t = 11000t = 21100t = 31010t ... 기까지 걸리는 시간은 1/10^7 초라고 생각할 수 있다.4. 고찰본 실험은 플립플롭(Flip-Flop)의 응용인 레지스터(Register)의 작동원리를 이해하고, 동작을 확인해보

리포트 | 7페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
부산대학교 전기전자기초실험 term project

. 실험 원리 -74ls192 핀 , 진리표 -2. 실험 원리 - 카운터 (counter)- - 래치 (latch), 플립플롭 (flip-flop)- 래치 - 입력이 변화해도 출력 ... 의 상태를 유지 ( 메모리 기능 ) 플립플롭 - 래치에 적절한 입력을 가함으로써 래치의 상태를 변경시킬 수 있는 회로 - RS 플립플롭 , JK 플립플롭 , D 플립플롭 , T 플립플롭 ... 등 - 래치 회로에 동기신호 (CLK) 를 추가한 형태를 이야기하기도 함계획서 타이머 방식 채택 : 99 초 의 시간을 두고 폭탄이 작동한다고 가정하였으나 , 발표시간을 고려

리포트 | 9페이지 | 3,000원 | 등록일 2020.11.23 | 수정일 2020.11.26

다운로드 장바구니
(A+)전기전자기초실험 발표-가 시한폭탄의 제작 및 기능 구현

원리 - 카운터 (counter )- - 래치 (latch), 플립플롭 (flip-flop)- 래치 - 입력이 변화해도 출력의 상태를 유지 ( 메모리 기능 ) 플립플롭 - 래치 ... 에 적절한 입력을 가함으로써 래치의 상태를 변경시킬 수 있는 회로 - RS 플립플롭 , JK 플립플롭 , D 플립플롭 , T 플립플롭 등 - 래치 회로에 동기신호 (CLK) 를 추가 ... 의 On-Off 선 을 두었다 . 올바른 선을 해체할 경우 타이머가 꺼지게 할 것이고 , 잘못된 선을 해체할 경우 폭탄이 한다 . 정상적으로 회로가 작동하지 않는 등의 문제가 발생

리포트 | 9페이지 | 3,500원 | 등록일 2020.11.15 | 수정일 2020.12.05

다운로드 장바구니
[논리회로실험] RAM 결과보고서

및 실험 결과1) 실험 1 : 2-bit RAM- 7400으로 R-S Flip-Flop 2개를 구성하여 위의 회로를 구현한다.* Write- In0, In1의 입력 값으로 정보 ... 비트의 RAM을 구현하여 기억소자 동작을 확인해보았다.실험 1에서는 NAND GATE로 두 개의 R-S Flip-Flop을 구현하여 동작을 확인했다. 먼저 정보를 읽을 때는 OE ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명:학 번:성 명:실험 9. RAM1. 실험 과정

리포트 | 4페이지 | 1,000원 | 등록일 2021.12.31 | 수정일 2023.03.29

다운로드 장바구니
12. Stopwatch 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

동작하고 있는 회로를 기준으로는 Cpu=H 만 인위적으로 인가해주면 된다. 따라서 JK Flip flop과 and gate를 이용하여 start를 위해서 switch를 on 했 ... 아날로그 및 디지털 회로 설계 실습-실습 12 예비보고서-Stopwatch 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :12-1. 실습목적Stopwatch 설계를 통하 ... 발생기 (Function generator)1대점퍼선다수12-3. 설계실습 계획서설계실습 방법에 나온 Stopwatch 제작 과정 중, 12-4-1 ~ 12-4-4 에 필요한 회로

리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기