"flip-flop회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리설계및실험 FPGA 카운터설계 쉬프터 레지스터 플립플롭의 기능 JK FLIP-FLOP 555 timer 순차 rs플립플롭 pspice

판매자 표지는 다운로드시 포함되지 않습니다.

"flip-flop회로" 검색결과 61-80 / 960건

판매자 표지

홍익대 디지털논리실험및설계 10주차 예비보고서 A+

되어 숫자를 세는 기능을 할 수 있는 회로이다. 비동기식 카운터는 맨 앞의 하나의 Flip-flop에만 CLK가 연결되어 있어 앞의 Flip-flop의 출력이 뒤에 오는 CLK로 작동 ... 한다. 따라서 동기식 카운터에 비해 회로는 간단하지만 delay가 커진다는 단점이 있다.위의 비동기식 카운터를 보면 n-1번째 Flip-flop의 출력이 n번째 Flip-flop ... 하여 [그림 1]의 회로를 어떻게 결선할지 설명하시오.positive edge triggered D Flip-flop은 negative edge triggered D Flip-flop

리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 9주차 예비보고서 A+

의 회로도이다. MR’는 D Flip-flop의 clear과 연결되어, 회로를 reset 시킨다. 즉, 강제로 0을 출력하게 한다. Active-LOW 이므로 MR’이 0이 되 ... . D Flip-flop으로 이루어져있는 회로이므로 PRE’(강제 Set. Q가 1을 출력하도록 함)와 CLR’(강제 Reset. Q가 0을 출력하도록 함)을 이용하여 초기화 할 수 ... 면 모든 Q값이 0을 출력하고, 1이 되면 정상적인 Shift Register으로 작동한다.입력은 D Flip-flop과 다르게 A와 B로 나누어져 있다. 그 이유는 A와 B 중 하나

리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
Flip-Flop과 Latch [플립플롭과 래치] D Latch에서 Flip-Flop까지

에 맞춰 동작하는 기능을 할 수 있는 친구를 만들어보려고 한다.플립플롭(Flip-Flop)과 래치(Latch)는 디지털 회로에서 1 비트의 정보를 보관, 유지할 수 있는 회로이 ... Time이상적으로는 Flip-Flop은 D의 변화가 매우 가까이에서 일어나도 rising edge에서 포착해 Q에 반영해야 한다. 하지만 물리적인 구조를 가지고 있는 회로의 한계 ... 다. Hold Time은 회로가 정상동작 하게 하기 위해 D가 1에서 0으로 바뀔 때 조금 더 유지해야하는 시간을 의미한다.Hold TimeJK Flip-Flop과 T Flip-Flop

리포트 | 8페이지 | 1,000원 | 등록일 2022.08.26

다운로드 장바구니
11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

된다. 두 카운터 모두 Flip Flop 을 하나 지날 때 마다 그 출력은 입력 clock 의 주파수보다 절반씩 감소하게 되며 분주회로라고도 할 수 있다.먼저 4진 비동기 카운터 ... 1 신호가 High 일 때에만 동작하고 3번째 Flip Flop 은 Q1 과 Q2 신호가 동시에 High 일 때에만 동작한다.8진 동기 카운터도 마찬가지로 분주회로로도 사용 가능 ... 하다.앞에서 살펴본 4진 비동기 카운터와 8진 동기 카운터에서 더 많은 숫자의 JK Flip Flop 을 사용한다면 더 큰 규모의 카운터와 분주회로를 만들 수 있다. 앞에서 확인

리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서11 카운터 설계

하였다. 8진 카운터 설계를 위하여 3개의 flip-flop 소자를 사용하였으며, 상기 회로는 비동기 카운터 이기에, CLK값을 모두 한 단자로 모으지 않고 각각 스위치를 on/off 할 ... 때마다 값이 변동되도록 하였다. 그리고, 실습에 사용한 flip-flop소자는 falling edge triggered 소자이기에 스위치를 1->0으로 변경할 때에 카운팅이 되 ... 의 LED를 연결하였다. 또한, 동기 카운터이기에, 각각의 Flip Flop에 모두 같은 CLK신호가 동시에 입력되도록 회로를 구성하였다.(C) 입력에 버튼 스위치 대신 Function

리포트 | 11페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
디지털집적회로설계 14주차 실습

•Discussions이번 프로젝트의 핵심은 Ripple Carry Adder에 D-flip flop을 통합해 순차회로를 실현하는 것이었다. 강의실에서 배운 이론을 현실 ... 의 브레드보드 위에 옮기는 과정이라 할 수 있다. 초점은 먼저 순차회로의 물리적 배열을 위한 D-flip flop의 설계였다. D-flip flop을 구축하는 방법은 다양하지만, 트랜지스터 ... 적인 회로들을 모두 배열해두고, 이제 그들을 적절히 연결하여 기능하는 회로를 완성할 차례였다.가장 고심한 부분은 "회로 구성 요소들을 어떻게 배치해야 할까"하는 문제였다. 수평이

리포트 | 10페이지 | 2,000원 | 등록일 2023.11.25 | 수정일 2023.12.10

다운로드 장바구니
판매자 표지

한양대 Latches & Flip-Flops

만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했다. Latches와 Flip-Flops는 CLOCK의 여부로 구별할 수도 있다.Flip ... Chapter 1. 실험 목적소자와 Latches를 활용하여 Flip-Flop을 설계해본다. 또한 BreadBoard에 출력되는 결과를 확인해 결과지에 기록한다.Chapter 2 ... -Flops는 SR FF , D FF , JK FF , T FF로 구분할 수 있다.각각의 Flip-Flops는 Gate 하나의 차이로 바뀌는 비슷한 구조를 띄고 있다.SR Latch

리포트 | 6페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
판매자 표지

[A+, 에리카] [A+] 2021-1학기 논리설계및실험 Counter 실험결과보고서

Chapter 1. 실험 목적Counter에 대해 이해하고 10진 카운터를 설계할 수 있다.Chapter 2. 관련 이론 * Flip-Flops -엣지 트리거: 출력은 0에서 1 ... 로 바뀌거나(positive edge) 1에서 0으로 바뀔 때(negative edge) 바뀐다. * JK Flip-Flops- JK Flip-Flop은 SR, D flip ... flop과 달리 negative edge일 때 출력이 바뀐다. - J와 K가 둘 다 1인 경우에는 출력값을 반전시켜준다. * T Flip-Flop- T를 toggle로 보아 입력 T

리포트 | 5페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

A+받은 카운터(계수기,COUNTER) 회로 예비보고서 PSPICE

1. 실험목적(1) JK flip-flop의 토글 동작을 이해한다. (2) 계수기의 기본 원리를 이해한다. (3) JK flip-flop을 이용한 계수기 회로의 동작을 이해 ... 한다.2. 실험 이론계수기는 입력되는 클럭의 수를 세어 출력으로 보내는 디지털 회로이다. 이는 Counter라고도 한다. 계수기를 구성할 때 flip-flop을 사용하여 현재의 계수 ... (Count)를 저장한다. 만약 N-bit의 Counter가 필요한 경우 N개의 flip-flop을 사용하여 계수기를 구성하면 된다.(1) JK flip-flop의 토글 동작 JK

리포트 | 5페이지 | 1,000원 | 등록일 2022.12.28

다운로드 장바구니
[A+] 중앙대학교 마이크로프로세서 응용회로 설계실습 결과보고서 4주차

page의 LED 회로를 보면 led는 16-bit edge triggered D Flip-Flop에, D Flip-Flop은 Data Bus의 15~0번 bit에 연결되어 있음을 알 ... 수 있다. 또, D Flip-Flop의 LE단자는 Demultiplexer에, Demultiplexer에는 Address Bus의 22~20번 bit에 연결되어 있음을 알 수 있 ... 마이크로프로세서 응용회로설계실습(4주차 결과보고서)1. led 함수들(led_down_shift, led_up_shift)에서 shift연산을 하는 이유는 무엇인가?교재 30

리포트 | 2페이지 | 2,500원 | 등록일 2024.01.14

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 7주차 예비보고서 A+

한다.1.3 J-K Flip-Flop의 동작에 대해 설명하시오.J-K Flip-Flop은 S-R Latch의 Invalid한 부분을 toggle 기능으로 보완한 회로이다. S-R ... 는데, 이 때 하드웨어를 이용해 해결하는 방법이 회로의 스위치에 J-K Flip-flop을 연결하는 것이다.2. 실험 결과2.1 기본실험 (1)- 예상 결과QS’Q’R’S’R’QQ ... Latch는 입력이 1,1일 때 사용할 수 없지만, J-K Flip-Flop에서는 출력값이 뒤집어지는 toggle 기능이 추가된다. Q, Q’가 01이었다면 10으로, 10이

리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
충북대 기초회로실험 플립플롭의 기능 예비

et(1 상태)시키는 기능과 reset(0 상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS flip-flop은 RS latch 회로로 구성하는데, RS latch에서는 입력 ... (1) RS(Reset-Set) Latch와 RS Flip FlopRS flip-flop은 2개의 출력단자를 갖고 있으며, 이들 두 출력의 상태는 항상 반대이다. 입력은 출력을 s ... 된 RS latch도 있다.RSQbar Q00불 변0110100111부 정(2) D Latch와 D Flip flopD latch와 D flip-flop은 단일입력(D:데이터

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
[예비보고서] 11.카운터 설계

의 CLK로 들어가게끔 하였다. 그림11-1에서 알 수 있듯이, 동기 카운터 회로는 단일 CLK 입력이 회로를 구성하는 모든 Flip Flop의클럭으로 들어가게 된다. 또한, 그림 11 ... 하여 카운터의 상태에 따라 LED에 불이 들어오도록 연결한다.(답안)11-3-1에서 설계한 4진 비동기 카운터는 2개의 JK Flip Flop으로 구현하였다. 이번에 설계할 8진 비 ... 비동기 카운터와 리셋을 이용하여 10진 비동기 카운터를 설계하는 방법을 제시하였다. 그 방법으로, 11-3-2에서 설계한 8진 비동기 카운터에 JK Flip Flop을 하나 추가

리포트 | 3페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니
판매자 표지

D-latch,D-flip-flop,J-K-flip-flop 예비레포트

을 합친 플립플럽니다. 입력 JK가 논리 입력 00,01,10은 RS 플립플럽과 같고, JK=11 일 때, Q는 반전된다.5. 실험 방법-d flip-flop1. 회로를 구성한다.2 ... . CLK 에 주파수 =1Hz, 5Vpp, offset=0V 인가한다.3. Vdc=5V, current limit=100mA4. 결과 확인-jk flip-flop1. 회로를 구성 ... 1. 실험 제목 [D-latch and D Flip-Flop J-K Flip-Flop]2. 실험 목적(1) D latch and D flip-flop-study to c

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 플립플롭의 기능 예비보고서

) 플립플롭이다.M/S 플립플롭 회로도(4) Edge-triggerd flip-flop클럭 신호가 0에서 1또는 1에서 0으로 바뀌는 순간에만 입력을 받아들인다. 게이트 상호간의 작 ... 은 delay차이를 이용하거나 다소 복잡한 회로를 구성하여 클럭 신호가 바뀌는 동안만 출력 이 변한다. 사진은 부(negative) egde-triggered D flip flop ... 회로를 나타낸다. 클럭 신호가 1에서 0으로 떨어지는 순간 입력만이 출력에 전달된다. 궁극적으로 egde-triggered flip flop은 게이트의 작은 delay차이를 이용해

리포트 | 7페이지 | 1,500원 | 등록일 2022.12.24

다운로드 장바구니
판매자 표지

D Flip-Flop을 활용한 십진 감가산기

항목회로 설계 및 시뮬레이션회로 구성 및 중간점검통합 평가 및 테스트프로젝트 내용DIP스위치와 D Flip-Flop 활용하여 2개의 수를 입력할 수 있다. 가산계산은 가산스위치 ... 프로젝트 결과 보고서제출일수업 명팀 명프로젝트 주제D Flip-Flop을 활용한 십진 감가산기팀장 및 팀원1) 프로젝트 목차설계 요구 사항 분석일정 계획 및 역할 분담자체 평가 ... :입력(입력->Positive Edge D Flop-Flop / 입력2->Negative Edge D Flip-flop)계산(입력1,입력2->감,가산->Sum출력,Carry출력)출력

리포트 | 13페이지 | 3,500원 | 등록일 2022.05.01

다운로드 장바구니
판매자 표지

D-latch,D flip-flop,J-K flip-flop 결과레포트

flip-flop, j-k flip-flop을 이용하여 회로를 구성하고 비동기 요소인 preset과 clear에 따라서 어떻게 결과 값이 변하는지 관찰하였다. 결과 값이 변하 ... 1. 실험 제목 [D-latch , D flip-flop , J-K flip-flop]2. 실험 결과-심층탐구 ch15. d래치 및 d플립플롭1.2. d 래치는 level ... -trigger를 하거나 clk을 사용하지 않는 기억소자이다. 레벨 트리거는 상태 변수의 현재 상황을 기준으로 동작한다. d flip-flop은 edge-trigger를 하는 기억소자이

리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

다운로드 장바구니
충북대학교 전자공학부 기초회로실험II 예비보고서 실험 15. 플립플롭의 기능

이다. 입력은 출력을 set논리(‘1’ 상태)시키는 기능과 reset 논리(‘0’상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS Flip-Flop은 RS latch회로 ... 은 delay차이를 이용하거나 다소 복잡한 회로를 구성하여 클럭 신호가 바뀌는 동안만 출력이 변화하도록 되어 있다.은 부(negative) edge-triggered D Flip Flop ... 으로 구성된 레지스터로 입력 정보는 클록 펄스의 상승 시각에서 표본화되어 입력되고 다음 클록 펄스까지 그 이후의 입력에 관계없이 출력이 보존된다.② flip-flop회로2개의 안정

리포트 | 3페이지 | 2,000원 | 등록일 2020.09.19

다운로드 장바구니
[A+]아날로그및디지털회로설계실습 11장 결과보고서

카운터와 동기식 카운터를 구현할 수 있다.먼저 비동기 카운터란, 첫 번째 Flip-Flop에만 클록이 입력되고, 이후 FF는 이전 FF의 출력을 입력으로 사용한다. 이 때문 ... 요약: dual JK Flip Flop을 사용하여 비동기식 카운터 및 동기식 카운터를 만들고 그 원리를 이해한다.1. 서론Dual JK Flip Flop 소자인 74HC73 ... 은 JK Flip Flop과 달리 clk신호 앞에 complement가 있어 rising edge가 아닌 falling edge에 Q값이 변하는 소자이다.본 소자를 이용하여 비동기식

리포트 | 10페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
정실, 정보통신기초설계실습2 11주차 결과보고서 인하대

hift register회로의 구성에서 4번째 flip flop의 clear를 off시키고 preset을 on 시킨 상태로 변경한다. 그리고 마지막 4번째 flip flop의 출력 ... 의 입력이 없으면 5V(1)의 입력이 되기 때문이다.개인적으로 이번 실험은 D flip flop의 이해를 완전히 다질 수 있는 실험이었다.2019-2학기 정보통신기초설계실습페이지 PAGE2 / NUMPAGES2 ... 째 펄스에서 처음 입력된 1이 첫번째 flip flop의 출력 Q(a)로 출력된다(LED A). 출력된 Q(a)는 다시 두번째 flip flop의 입력 D로 들어가고 두번째 펄스

리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니

이전10개 1 2 345 6 7 8 9 10 다음10개

파워링크

신청하기