"flip-flop회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리설계및실험 FPGA 카운터설계 쉬프터 레지스터 플립플롭의 기능 JK FLIP-FLOP 순차 rs플립플롭 pspice 플립플롭 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"flip-flop회로" 검색결과 121-140 / 960건

판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 11차 예비보고서

tering 방지 회로에 대하여 학습한다.2. 실습 준비물실습 준비물부품JK Flip Flop 74HC73NAND gate 74HC00NOR gate 74HC02AND gate 74HC08 ... 목적JK Flip Flop 을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chat ... edge에서 Q2의 값이 변화하는 74HC73 칩의 dual JK Flip Flop 동작을 확인할 수 있었다. 이때 Q2의 경우 Q1을 입력으로 사용하기 때문에 Q2에서 delay

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
11. 카운터 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

에서부터 시작해 1~7까지 카운팅 후 8번째 모두 꺼지는 것을 볼 수 있다.(E) 이번에는 버튼 스위치 출력을 (chattering 방지 회로를 거치지 않고) 첫 번째 Flip Flop ... 아날로그 및 디지털 회로 설계 실습-실습 11 결과보고서-카운터 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :11-4. 설계실습 방법11-4-1 비동기 8진 카운터 ... 설계(A) 그림 11-1과 같이 회로를 결선한다.(B) 출력 Q1, Q2, Q3에 LED를 연결한다. (330Ω저항과 LED를 직렬으로 연결하고 결과레포트에 그 이유를 서술

리포트 | 6페이지 | 1,000원 | 등록일 2022.10.24

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 7주차

에서 살펴본 회로 분석과정을 정리하면 다음과 같다.각 flip-flop 입력의 excitation equation을 결정한다.Excitation equation을 flip-flop ... ounter이며 n개의 flip-flop으로 구성되어 2n개의 상태를 갖는다.그림 SEQ 그림 \* ARABIC 1. Counter의 일반적인 cycle-비동기 counter별도의 부가 ... 적인 소자 없이 n개의 flip-flop만으로 가장 간단한 형태의 n-bit binary counter를 구성할 수 있다. Counter를 구성하는 flip-flop의 clock

리포트 | 26페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
판매자 표지

JK flip-flop 결과보고서 A+ 레포트

이번 실험에서 memory 소자의 기본 구성 요소인 JK flip-flop의 동작 및 특성에 대하여 살펴보았다. 회로를 꾸미는데 있어서는 어려움이 없었지만 CLK의 변화에 따라

리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
판매자 표지

[부산대학교 응전실1(응용전기전자실험1)]전기기기 발진용 제어회로 예비보고서

면 방전트랜지스터는 OFF상태가 되며 커패시터는 충전을 다시 시작합니다. 충전을 계속 하다 Comparator1의 Threshold 전압인 2/3Vcc를 넘어서는 순간 Flip-flop ... 반전 단자에 1/3Vcc전압을 공급합니다.Comparator1(그림1) : Comparator1은 출력으로 SR Flip-Flop의 R입력으로 연결됩니다.Threshold 전압 ... 로를 제공하게 됩니다.Comparator2(그림2) : Comparator2은 출력으로 SR Flip-Flop의 S입력으로 연결됩니다.Trigger 전압과 1/3Vcc전압을 비교

리포트 | 8페이지 | 1,000원 | 등록일 2023.10.01 | 수정일 2024.03.22

다운로드 장바구니
아날로그 및 디지털회로설계실습 11 카운터 설계 예비 리포트

동기 카운터, 16진 동기 카운터 회로도를 설계하고 파형을 확인해 보았다.서론: JK Flip Flop을 이용해서 00 01 10 11 등으로 증가하는 4진 카운터 등 증가하는 8진 ... 설계실습 11. 카운터 설계요약: 이번 보고서를 통해 카운터에 대해 학습했다. 74HC73 JK Flip flop을 이용해 4진 비동기 카운터, 8진 비동기 카운터, 10진 비 ... 설계하면 된다.16진 동기 카운터 회로도그림 11-1의 8진 동기 카운터의 회로도를 참고하여 16진 동기 카운터의 회로도를 그린다. (동기 카운터의 경우, Function

리포트 | 6페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
논리회로실험 순차회로 설계

로써 Set-Reset 래치가 있다. S는 출력 1을, R은 출력 0으로 되도록 한다는 의미이다.(2) Flip - Flop- 1비트의 정보를 기억할 수 있는 회로로 컴퓨터의 주 ... 논리회로설계 실험 예비보고서 #6실험 6. 순차회로 설계1. 실험 목표순차회로의 기본 회로인 Latch와 Flip ? Flop, 레지스터에 대해 학습하고, 플립플롭 중 하나인 ... 전송 속도가 느리지만 하드웨어의 규모가 간단하다.3. 실험 내용- 실험 1. JK Flip-Flop을 설계하시오.(1) jk ffJK FF의 특성표Q(t)JKQ(t+1

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
서강대학교 디지털논리회로실험 8주차 결과보고서

-in, serial-outLOAD/SHIFT신호의 상태에 따라서 저장되어 있는 데이터를 shift한다. 이 구조에서 flip flop의 입력부분에는 2-input MUX가 사용 ... . 배경이론 및 실험방법Shift register란 개별적인 flip flop들의 연결에 의해 구성되는 shift register는 clock의 한 주기가 지날 때마다 연결되어 있 ... .② Serial-in, parallel-out저장되는 모든 bits에 대해 개별적인 출력이 존재하며, 직렬데이터를 병렬데이터로 변경 시켜주는 역할을 하는 회로이다.③ Parallel

리포트 | 14페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
부산대학교 기전실 스톱워치 설계

이 맞다고 판단하여 OR 게이트로 처리하였습니다.3. JK Flip Flop은 J와 K에 모두 1을 연결하며, 이는 토글 기능으로 작동합니다. Flip Flop의 Clock ... Flop에 저장하는 단순한 구조입니다. 두 숫자는 7bit로 표현 가능하므로, 7474 소자 4개로 구성할 수 있습니다.D Flip Flop은 CLK의 Edge가 발생할 때 D가 0 ... 일 경우 Q가 0이고 D가 1일 경우 Q도 1이 됩니다. 각각의 D Flip Flop에는 카운터의Q _{A}Q _{B}Q _{C}Q _{D}가 D에 입력되고, LAP 스위치 입력

리포트 | 7페이지 | 2,500원 | 등록일 2021.07.20 | 수정일 2023.06.06

다운로드 장바구니
디지털 논리회로 실험 10주차 Counter 예비보고서

가 positive edge triggered D Flip-flop인데 [그림 1]의 회로를 어떻게 결선할지 설명하시오.: [그림 1]의 회로의 D Flip-flop의 CLK ... bar{Q}를 CLK에 입력함으로써 회로를 결성하면 [그림 1]의 회로와 같은 결과값이 나오게 된다.4. 기기 및 부품D Flip-flop, J-K Flip-flop, OR 게이트 ... -flop는 7474 칩(positive edge triggered D Flip-flop)을 사용함으로 Q의 값이 아닌bar{Q}를 CLK에 입력함으로써 회로를 결선한다. 따라서 CLK

리포트 | 14페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

-K Flip-flop에bar{PRE}와bar { CLR}를 연결하지 않았을 때 그 회로의 특징을 알아보는 실험이었다.bar{PRE}와bar { CLR}는 0의 신호를 주었을 때 ... 3]의 J-K Flip-flop에bar{PRE}와bar { CLR}를 연결하지 말고 다시 실험하여 진리표를 작성하시오.bar{PRE}와bar { CLR}에 모두 1의 신호 ... 를 준다면 JK Flip-flop은 정상적으로 작동한다.bar{PRE}에만 0의 신호를 준다면 J,K,CLK의 값과 무관하게 Q가 무조건 1이 된다.(강제 SET)bar { CLR

리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
실습 11. 카운터 설계 예비보고서

을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.11-2. 실험준비물부품JK Flip Flop 74HC73 : 4개NAND gate 74HC00 : 4개NOR ... 실습 11. 카운터 설계11-1. 실습목적JK Flip Flop을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력 ... gate 74HC02 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 2개LED BL-R2131H(743GD) : 4개Switch : 1개저항 330Ω

리포트 | 4페이지 | 2,000원 | 등록일 2022.09.19

다운로드 장바구니
논리회로실험 A+결과보고서 7 -Shift register

칩(2-input NAND gate)을 사용해서 표현하고, 6개의 J-K Flip-Flop을 3개의 74HC76칩(J-K Flip-Flops)을 이용하여 구성)2. PR1, PR2 ... 듯이 데이터가 순환되지 않고 버려진다. (LSB 버려짐) (사진 7=사진 8)⇒실험과정1. 위의 회로도와 같이 회로를 구성한다.(1개의 2-input NAND gate를 1개의 74HC00 ... 1. 실험 과정 및 결과실험 1) 6-bit Shift Right Register사진1~사진8은 클럭을 인가한 후 매 1초마다의 사진이다. (1Hz)⇒사진에서 볼 수 있

리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
10, 16진 카운터 설계 vhdl 5-6-7카운터 포함

결과를 예상해보면 출력 신호가 입력 신호보다 약간 밀려서 출력될 것임을 예상할 수 있다. D-Flip Flop의 회로도와 진리표는 다음과 같다.코드 및 설명출력 결과16진 카운터 ... HDL및 실습-카운터 설계 및 시뮬레이션-목차———————————————D Flip/Flop------------------------------------------------ ... ---------p.3D Flip/Flop 이란?코드 및 설명출력 결과16진 카운터 (출력 값 0~15)------------------------------p.4이론적 설명코드

리포트 | 10페이지 | 1,500원 | 등록일 2020.10.05

다운로드 장바구니
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 11. 카운터 설계

[V]로 표현하였다. 이 회로에 1 [MHz]의 구형파 즉, 1 [us]를 주기로 갖는 구형파를 인가하였다. JK Flip Flop은 CLR이 High일 때 우리가 알고 있는 동작 ... 를 구한다. 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.[그림 1]에 이론부의 [그림 14-2]의 비동기식 4진 카운터 회로를 나타내었다. High 신호는 5 ... 11-3-1 4진 비동기 카운터이론부의 그림 14-2의 비동기식 4진 카운터에 1MHz의 구형파 (square wave)를 인가할 때, Q1 신호의 주파수와 Q2 신호의 주파수

리포트 | 5페이지 | 1,000원 | 등록일 2023.02.06

다운로드 장바구니
디지털 논리회로의 응용 멀티바이브레이터

’과 S’의 값은 R, S의 값과 같게 된다.JK플립플롭 (flip-flop)JK플립플롭은 SR플립플롭과 T플립플롭의 특성을 혼합한 회로이다. 이 회로의 입력값 D는 두개의 입력 J ... , 74121실험 방법쌍안정 멀티바이브레이터 – 래치/플립플롭래치 (latch)는 임시 저장 소자의 한 종류로서 두 개의 안정 상태를 가지고 있으며, 플 립플롭 (flip-flop ... -flop_(electronics)" https://en.wikipedia.org/wiki/Flip-flop_(electronics) Hyperlink "https://en

리포트 | 12페이지 | 2,000원 | 등록일 2022.03.03

다운로드 장바구니
아주대 논리회로실험 실험7 Shift Register 예비보고서

를 확인하면 직렬입력 S와 모든 Flip-Flop의 초기 값을 L로 설정해주는 MR, 각 Flip-Flop의 Preset값을 enable해주는 PE, CLK signal을 입력 ... 으로 넣어주는 CP, 각 Flip-Flop의 데이터를 넣어주는 Preset A~E가 존재하고, CLK signal은 0에서 1이 되는 rising edge에 QA~QE로 값을 출력 ... 오른쪽으로 각 클럭의 틱마다 한 비트씩 이동시킬 수 있는 n-bit Register이다. Shift Register의 구조는 연결된 Flip-Flop의 구조로 n-bit

리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
서강대학교 디지털논리회로실험 8주차 - Shift Registers

-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.2. 실험 이론● Shift registersShift registers는 개별적인 flip-flop ... 1. 실험 목적Shift register의 구조와 동작원리를 이해하고, Multiplier 설계를 통해 shift register의 활용방법을 익힌다. 그리고 4-digit 7 ... 는데, 우선 입출력을 모두 직렬로 연결한 Serial-in, serial-out shift register는 입력하고자 하는 신호를 clock에 맞춰 첫 번째 FF에 입력

리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
서울시립대학교 전전설2 6주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#06 Sequential Logic 1(Flip-Flop, Register, SIPO, counter)담당 교수담당 조교실 험 ... 하여 Sequential Logic을 설계 및 실험한다. Flip-Flop, Register, SIPO 등을 설계한다. 다양한 설계 방법 등을 실험한다.나. Essential Backgrounds ... (Required theory) for this Lab조합(combinational)회로와 순차(sequential)회로의 차이점에 대하여 조사하시오.조합회로(c

리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
디지털 논리회로 실험 8주차 D-FlipFlop 예비보고서

결과7. 참고 문헌1. 실험 목적D Latch와 D Flip-flop의 동작 원리를 살펴본다.2. 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호가 동작 ... =1, Q’ = 0 이 되어 셋(Set)이 된다.D Flip-flop 7474의 datasheet를 확인하시오.T Flip-flop에 대해 설명하시오.- T 플립플롭의 T ... 가 1이므로 Q값은 전 상태의 보수값이 출력된다.4. 실험 기기 및 부품D Flip-flop 7474, NOT 게이트 7404, NAND 게이트 7400, XOR 게이트 74865

리포트 | 8페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기