• LF몰 이벤트
  • 캠퍼스북
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

Full adder 와 Full subtracter 예비

*정*
최초 등록일
2008.11.10
최종 저작일
2008.11
13페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

목차

1. 목적
2. 이론
3. 실험 기기 및 부품
4. 실험 방법

본문내용

1. 목적
전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.
2. 이론
전가산기와 전감산기는 3개의 데이터 비트를 더하거나 빼는 논리 블록이다. 합 S와 차 D의 논리식은 근본적으로는 Boole 대수에 의하여 간소화할 수는 없으나, 변형할 수는 있다. 한 방법으로 똑같은 EOR 회로를 이용하여 로 차 로 표시할 수 있다. 캐리 와 바로우 의 논리식은 서로 다르나 카르노 맵에 의하여 간소화할 수 있다. S와 의 덧셈은 두 개의 반가산기로 수행할 수 있으며 D와 의 뺄셈은 두 개의 반감산기로 수행할 수 있다.
그림 28-1 4-비트 병렬 감가산기
와 간의 논리적인 차이 때문에 여러 개 비트의 뺄셈은 때때로 산술연산에 필요한 논리 블록의 수를 줄이기 위하여 보수(complement) 덧셈으로 수행할 때가 있다.
그림 28-1은 2`s complement 가산 및 감산을 수행할 수 있는 4비트 병렬가산기이다.
ADD/SUB가 0이면 가산기로서 동작하고 ADD/SUB가 1이면 2`s complement 감산
동작을 수행한다.
3. 실험 기기 및 부품
1) 오실로스코프(CRO) : 1SET
2) 직류 전원 공급기(5V, 50mA) : 1SET
3) IC 7400(quad 2-input NAND gate)
4) IC 7402(quad 2-input NOR gate)
5) IC 7404(hex inverter)
6) IC 7410(triple 3-input NAND gate)
7) IC 7420(dual 40input NAND gate)
8) IC 7483(4-bit full- adder)
9) IC 7486(quad exclusive OR gate)
10) 저항 680Ω 5개
11) LED(Light Emitting Diode) 5개
12) 스위치 뱅크(5개 스위치) 2개

참고 자료

없음
*정*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

더보기
최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
Full adder 와 Full subtracter 예비
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업