논리회로실험. 실험3. 가산기 & 감산기

최초 등록일
2015.12.21
최종 저작일
2015.10
14페이지/한글파일 한컴오피스
가격 2,000원 할인쿠폰받기
판매자dlgh**** 7회 판매
다운로드
장바구니

소개글

A+자료입니다.
결과보고서 다운 받으셔서 예비보고서 예측쓰시면 됩니다.
결론 및 고찰 아주 상세하게 되어있으며
각 게이트 특히 F/F의 구조와 작동 방식에 대한 상세한 설명은 그 어디에서도 찾아볼 수 없을겁니다.
특히 모든 실험에서 각 실험 과정에 대해 모든 사진 자료 다 찍어서 올려져 있으며
각 과정에 대한 상세한 풀이역시 되어있습니다.
구매하셔도 후회하지 않으실겁니다.

목차

1. 실험 결과
1) 실험1. 2비트 전가산기
2) 실험2. 2비트 전감산기

2. 고찰 및 의의

3. 추가적인 공부

본문내용

실험 결과
실험1. 2비트 전가산기
1. 예비보고서 결선도와의 비교.

<그 림. 전가산기 결선도>

*이번 실험에서는 2비트 전가산기의 실험을 실시했다. 2비트 전가산기는 반가산기+전가산기로 구성되는데 1비트의 합은 반가산기로 또한 그 캐리는 전가산기의 캐리로 입력되 전가산기에서는 두 번째 자리수와 밑에서 올라온 캐리를 합한 합과 캐리를 출력한다.

<그 림. 2비트 전가산기 회로도>

- 좌측의 반가산기+우측의 전가산기로 구성되었으며 반가산기의 캐리가 전가산기의 캐리입력으로 입력된다.
- 좌측 아래쪽은 주황은 5V, 검정선은 GND와 연결되어 있으며 흰색은 좌측으로 , , 이다. 따라서 경우의 수에 따라 알기 쉽게 회로를 구성하였다.

고찰 및 의의
이번 실험에서는 예비보고서를 쓰면서 확인한 1비트 반가산기와 전가산기, 반감산기와 전감산기를 조합해 2비트 전가산기, 전감산기의 회로를 구성하고 그 실험결과를 통해 진리표를 작성해 보는 실험이었다. 우선적으로 가장 기본적인 반가산기의 이해가 필수적이었다. XOR 게이트와 AND 게이트가 어떤식으로 1비트 자리 수 의 합으로 등가할 수 있는지 확인했다. 이를 통해 반가산기 두 개를 결합해 Carry를 고려한 전가산기 회로를 구성하고 그 논리식과 2비트 자리 수 덧셈을 등가하는 것을 확인했다.
감산기의 경우에도 마찬가지였다. 특히 가산기에 NOT 게이트를 추가하는 것으로 감산기 회로를 구성할 수 있으며 역시 해당 논리식에서 NOT입력을 받는 입력쪽을 기준으로 각 비트 자리 뺄셈으로 등가할 수 있다는 것을 확인했다.
가장 단순하게는 감산기와 가산기는 2진수 계산기에 사용될 수 있다. 또한 반대로 2진 비트 수의 합을 통해 논리 레벨을 조합하는 다양한 회로들을 구성할 수 있다. 즉 덧셈을 통해 다양한 정보처리를 할 수 있다.
이번 실험에서는 특히 2비트 전감산기와 전가산기를 빵판 위에 직접 논리 회로를 구현했다. 여태까지 했었던 실험 중 회로 구성의 난이도가 제일 높았고 제일 복잡했다. 이번 실험을 통해 복잡한 회로 구현에 대한 자신감을 얻었고 단순한 논리 게이트의 조합이지만 어떤 특별한 기능을 할 수 있는 즉 조합회로의 기능에 대한 첫 번째 실험이었다는데 의의가 있다.

참고 자료

논리회로 강의노트
디지털 디자인 4th edition john F. Wakerly
https://ko.wikipedia.org/wiki/%EA%B0%80%EC%82%B0%EA%B8%B0 , 추가공부 Carry 예측 가산기 출처

자료후기(1)

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

dlgh****
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
32
ㆍ전체 판매량
141
ㆍ최근 3개월 판매량
3
ㆍ자료후기 점수
평균 A+
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    • 한글파일 [디지털 논리회로 실험] 7장. 가산기와 감산기 결과레포트 2페이지
      논리회로실험 A반 결과 7장 가산기감산기 5조 이름 학번 실험일 ... +1=10이므로 자리올림 BO=1, S=0이다. 실험 7.5 반감산기 회로 ... 이므로 D=1, B=1이다. 실험 7.8 전감산기 회로 다음 전감산기
    • 워드파일 가산기 감산기 실험보고서 (예비, 결과) 15페이지
      목적 실험 목적 반가산기와 전가산기논리회로를 이해한다. 반감산기 ... 제출일 : 2017. 10. 06 실험 제목 : 가산기·감산기 회로 실험 ... 감산기와 전감산기논리회로를 이해한다. 가산기감산기의 통합 회로
    • 한글파일 [mahobife]디지털회로실험 가산기와 감산기 회로 예비보고서입니다. 9페이지
      실험 2. 감산기 회로 설계 및 실험 3. BCD 가산기 회로 설계 및 ... 실험 4. 가산회로감산회로의 조함 5. 제어신호에 의한 가산기감산기 ... 7. 가산기감산기 회로 8. 가/감산기 회로 예비보고서 조교님
    • 한글파일 가산기와 감산기 회로 레포트 5페이지
      가산기감산기 회로 1. 실험목적 ① 가산기 회로 설계 및 실험 ... ② 감산기 회로 설계 및 실험 ③ BCD 가산기 회로 설계 및 실험 2 ... 이유는 컴퓨터처럼 가산기, 감산기 논리회로가 설계된 기계에서 뺄셈을
    • 파워포인트파일 디지틀 논리회로 실험6 가산기와 감산기 13페이지
      실험 6. 가산기감산기 실험 목적 실험목적 반가산기와 전가산기 ... 가산기 회로 2 의 보수를 이용한 2 진 4bit 전감산기와 전가산기 ... . 근데 2 의 보수를 이용한 2 진 4bit 전가산기와 전감산기 회로
    • 한글파일 [디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트 3페이지
      논리회로실험 A반 결과 8장 보수와 병렬 가?감산기 5조 이름 학번 ... 74LS83 실험 8.3 2의 보수를 이용한 4비트 2진 가?감산기 ... 다음과 같이 4비트 병렬 2진 가?감산기 회로를 결선하고, 출력 값을
    • 한글파일 아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor 8페이지
      실험목적Logic gate 를 이용해서 가산기(adder) 와 감산기 ... 와 감산기의 기본 구조및 동작원리를 이해한다.실험이론가산기 - 반가산기 ... ‰ 반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를
    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    논리회로실험. 실험3. 가산기 &amp; 감산기