"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 1,281-1,300 / 2,328건

컴퓨터의 이해-컴퓨터에서 입력장치,중앙처리장치,출력장치,기억장치에 대하여 자세히 설명한다.최신 스마트폰 하나를 선정하고 입력장치,중앙처리장치,출력장치,기억장치에 대하여 자세히 설명한다. 2차원 바코드의 종류와 사용 사례를 조사하라.

는 QR코드Ⅲ. 결론참고문헌Ⅰ. 서 론우리나라는 급속도로 디지털 강국이 되어가고 있다. 특히 요즘에 스마트폰이 없는 사람을 찾기 힘들 것 이다. 예전 전화나 연락을 주고받던 스마트 ... 연산과 논리연산을 수행하며 가산기, 누산기, 데이터레지스터,상태레지스터로 구성되어있다.연산을 수행할 자료는 주기억장치에서 호출된후 누산기와 데이터레지스터에 저장되며 가산기에서 수행 ... ) 있지만 화면의 크기가 일정하여 한번에 볼수 있는 내용이 제한된다는 것이 단점이다.플로터 - 그래프와 설계도면등을 아주 정밀하게 인쇄하는 출력장치이다.(4) 기억장치우리가 구구단

방송통신대 | 8페이지 | 3,000원 | 등록일 2017.10.01

다운로드 장바구니
카피라이트, 카피레프트 의미, 유래, 각각의 주장과 근거, 나의 의견 ( copyright and copyleft )

권, 실용신안권, 상표권, 의장권이 이에 포함됩니다. 여기에 덧붙여서 저작권, 컴퓨터프로그램, 그리고 최근에는 반도체 집적회로배치설계권, 부정경쟁방지법상의 영업비밀 등을 통 털어서 신 ... , 조각, 공예, 응용미술작품과 그 밖의 미술저작물, 건축물, 건축을 위한 모형 및 설계도서를 포함하는 건축저작물, 사진저작물, 영상저작물, 지도, 도표, 설계도, 약도, 모형과 그 ... 시장논리를 거부할 수는 없을망정, 그것의 폐해(독점과 같은)를 최소화시키는 것 역시 중요한 문제입니다. 이를 위해 법이나 제도는 언제든 개정되고 수정될 수 있어야 한다고 생각

리포트 | 10페이지 | 2,000원 | 등록일 2016.12.24

다운로드 장바구니
[Flowrian] 8 비트 업/다운 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 8 비트 업/다운 카운터 회로의 사양2. Behavior 형식 8 비트 업/다운 카운터 회로 ... 8 비트 업/다운 카운터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... 의 Verilog 설계 및 검증3. 8 비트 레지스터의 Verilog 설계 및 검증4. 8 입력 증감기 회로의 Verilog 설계 및 검증5. Structure 형식 8 비트 업/다운 카운터 회로의 Verilog 설계 및 검증

리포트 | 18페이지 | 1,000원 | 등록일 2011.11.05

다운로드 장바구니
플립플롭(결과)

값에 접근하는 것을 볼 수 있었다.7. 참고문헌[1]『디지털 논리 회로 설계 원리와 응용』정차근, 도서출판 미래 컴 253p~310p[2]『디지털 시스템 실험 원리·응용·설계 ... .naver.com[5]『디지털 논리회로』김노환, 이영식 공저, 학문사 121p~128p[6]『위키백과』http://ko.wikipedia.org8. 조원 의견김정환이번 실험 ... 시스템 제어공학과&아날로그 및 디지털 회로실험, 금요일 1,2,3,4교시차 례1.목 적2.서 론3.이 론4.실 험 기 기 및 부 품5.실 험 결 과 표6.오 차 요 인7.결 론8

리포트 | 4페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니
디지털 시스템 실험

과목명디지털 시스템 실험제출일시2011.09.14분 반1담당교수전 공전자정보공학이 름제 목기본 논리 게이트학습목표·기본 논리 게이트인 AND, OR, NOT, BUFFER 게이트 ... 며 논리식은이다.입력출력ABC0010101001106. XOR게이트XOR게이트는 논리 회로의 조합으로 만들 수 있지만, 많은 응용회로에서 중요하게 사용되므로 이들 게이트는 자신의 유일 ... 공부를 해봐야겠다.참고문헌디지털 시스템 실험 : 원리 응용 설계 (한빛미디어)http://www.beruberu.net/46

리포트 | 5페이지 | 1,000원 | 등록일 2012.07.18

다운로드 장바구니
기계자동차공학실험 시간에 작성한 논리회로 실험에 대한 보고서입니다.

7 - Segment 켜 기1. 스위치 3개를 이용하여 7-Segment를 0부터 7까지 키는 논리회로도 설계.1) 변수를 3개로한 진리표를 작성한다.10 진수SW1 · SW2 ... = A`*C` + B*C`f = A + B`*C`g = A*B` + A`*B + B*C`4) 논리식에 맞게 게이트를 사용하여 논리회로를 설계한다.0일 때 (0 0 0)4일 때(1 0 ... - Segment, 스위치, 저항을 위치시키고 논리회로도에 맞게 연결한 후 작동여부를 시험하는 실험으로 디지털 신호에 쓰이는 불 대수와 카르노 맵, 진리표와 함께 각각의 GATE

리포트 | 5페이지 | 2,000원 | 등록일 2012.04.08 | 수정일 2020.11.18

다운로드 장바구니
[Flowrian] 8 비트 쉬프트 레지스터 회로의 Verilog 설계 및 시뮬레이션 검증

언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 8 비트 쉬프트 레지스터 회로의 사양2. Behavior 형식 8 비트 쉬프트 레지스터 회로 ... 8 비트 쉬프트 레지스터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... 의 Verilog 설계 및 검증3. 8 비트 레지스터의 Verilog 설계 및 검증4. Structure 형식 8 비트 쉬프트 레지스터 회로의 Verilog 설계 및 검증

리포트 | 14페이지 | 1,000원 | 등록일 2011.11.07

다운로드 장바구니
멀티플렉서 예비보고서

1.목적조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.2.이론2.1멀티플렉서멀티플렉서는 여러 개의 입력 선으로부터 필요한 데이터를 선택 ... 하여 하나의 출력선으로 내보내는 회로로서, 데이터 선택기라고도 한다. 멀티플렉서를 이용하면 논리함수를 효율적으로 구현할 수 있다. 즉, 논리함수를 구성하는 변수 중에서 일부는 입력 ... 으로 할당하고 나머지는 선택신호로 할당하여 논리함수를 구현하는 것이다.2.2디멀티플렉서디멀티플렉서는 멀티플렉서의 역과정을 수행하는 회로로서, 하나의 입력선으로 들어오는 신호를 N개

리포트 | 2페이지 | 1,000원 | 등록일 2012.12.21

다운로드 장바구니
[Flowrian] Arithmetic Logic Unit 회로의 Verilog 설계 및 시뮬레이션 검증

alu8b : ALU 연산 회로Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. Arithmetic Logic Unit 회로의 사양 2 ... ALU 회로는 연산 모듈, 멀티플렉서, 레지스터 등으로 구성되는데 레지스터만 별도의 모듈로 설계하고 나머지 모듈은 always 문장으로 설계한다.reg8b : 8 비트 레지스터 ... . 8 비트 레지스터 모듈의 Verilog 설계 및 검증 3. ALU 모듈의 Verilog 설계 및 검증

리포트 | 14페이지 | 2,000원 | 등록일 2011.12.26

다운로드 장바구니
[Flowrian] 4x4 매트릭스 키패드 인터페이스 회로의 Verilog 설계 및 시뮬레이션 검증

회로를 설계하여 검증하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 키패드 인터페이스 회로의 Verilog 설계 및 검증2 ... 키패드 인터페이스 회로를 설계하고 보다 실제적인 상황에서의 테스트를 위하여 키패드의 스위치를 누르는 동작을 Verilog 코드로 모델링하여 이 두 모듈이 서로 연동되도록 테스트 ... . 4x4 매트릭스 키패드 모델의 Verilog 설계 및 검증3. 키패드 인터페이스 테스트 회로의 Verilog 설계 및 검증

리포트 | 21페이지 | 3,000원 | 등록일 2011.12.13

다운로드 장바구니
[Flowrian] 버스를 통한 데이터 전송 회로의 Verilog 설계 및 시뮬레이션 검증

전송 회로Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 버스를 통한 데이터 전송 회로의 사양 2. 8 비트 Tri-State ... Buffer 의 Verilog 설계 및 검증 3. 8 비트 레지스터 모듈의 Verilog 설계 및 검증 4. 버스를 통한 데이터 전송 회로의 Verilog 설계 및 검증 ... 버스를 통한 데이터 전송 회로는 아래의 모듈들로 구성된다.tribufs : 8 비트 Tr-State Bufferreg8b : 8 비트 레지스터exonbus : 버스를 통한 데이터

리포트 | 16페이지 | 2,000원 | 등록일 2011.12.27

다운로드 장바구니
실험3 예비보고서

과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit ... .(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리표] [B의 카노맵] [D의 카노맵]입력출력xyBD000(0)0(0)011(1 ... 을 보면 알 수 있듯이 이 과정을 통하여 쉽게을 구하고 확인하였다.(4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
[Flowrian] Linear Feedback Shift Register의 Verilog 설계 및 시뮬레이션 검증

하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. Linear Feedback Shift Register의 사양2. D 플립플롭의 Verilog 설계 및 검증3 ... 본 문서에서는 2 가지 방식, 즉 Fibonacci LFSR 회로와 Galois LFSR 회로로 회로를 설계한다.Fibonacci LFSR 회로는 아래 그림과 같이 D 플립플롭 ... . Fibonacci LFSR 회로의 Verilog 설계 및 검증4. Galois LFSR 회로의 Verilog 설계 및 검증

리포트 | 19페이지 | 2,000원 | 등록일 2011.12.20

다운로드 장바구니
전자전기컴퓨터설계실험1 4주차 Prelab Function Generator & Oscilloscope & RLCDiode

제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다. 함수발생기(Function Generator)는 회로 ... 전자전기컴퓨터설계실험 Ⅰ과목 : 전자전기컴퓨터설계실험1학과 : 전자전기컴퓨터공학부학번 : 2009440132이름 : 전상기1. Introduction1) Purpose of ... this Lab회로, 부품, 장치 등의 특성을 검사하기 위한 신호원으로써의 Function Generator와 함수발생기로부터 발생하는 파형을 시각적으로 나타내어 분석

리포트 | 13페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
디지털 텀프 정환 디지털오르간

Term project - 디지털오르간과 목디지털논리회로실험학 과전자공학과요 일화요일조1조조 원담당교수담당조교Ι. 제목DIGITAL ORGAN (Using Counter with ... )시간을 10초씩 증가 시켜주기 위하여 0~5까지 작동하는 6-module counter가 필요하다. jk f/f을 이용하여 모듈을 설계하고 디바운싱 회로를 스위치의 인풋에 drive ... down 카운터를 설계하였다. 시계의 초가 0에서 9로 바뀌는 timing에 down counter를 사용하여 1씩 다운시켜주었다③ 회로 stop 제어on_off switch에 의해

리포트 | 13페이지 | 1,000원 | 등록일 2013.01.24

다운로드 장바구니
동기식 카운터(예비)

설계할 수 있다. 보통은 T 플립플롭으로 설계를 한다.·3단 2진 카운터(8진 카운터) 회로도를 나타낸 것이다.아래는 이것의 파형도이다.4비트 Binary 카운터의 소자내의 구성도 ... 은 그림 8-5의 타이밍도에 나타내어라.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티미터(검은색선은 접지에 접속, 붉은색선 ... 은전원 또는 신호출력단에 접속)를 사용하여 전압을 확인한다. 전원을 OFF하고 다음 순서대로 진행한다.② 논리회로 실험장치 또는 브레드보드에 IC를 부착하고, 단선을 사용하여 5번 핀

리포트 | 7페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
실험 3. 가산기와 감산기(Adder & Subtractor)

가산기와 감산기는 그 뜻 실제로는 모두 가산기로서 사용된다.(7) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 ... adder① 논리회로 설계② 특징- 여러 개의 자릿수로 구성된 2 진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 자리 올림수를 다음 단 전가산기에 연결하는 구성 ... 수만큼 전가산기가 필요하므로 회로가 복잡하다.2) 4-bit serial adder① 논리회로 설계② 특징- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least sign

리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
[Flowrian] Fibonacci 행렬 생성 회로의 Verilog 설계 및 시뮬레이션 검증

로 다양한 종류의모듈을 설계할 수 있도록 가변적인 Verilog 코딩을 하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1 ... Fibonacci 행렬값을 생성하는 회로를 설계하는데 하위 모듈로 사용되는 Ripple-Carry 덧셈기와 Register 는 파라메터를 도입하여 하나의 Verilog 코드 ... . Fibonacci 행렬 생성 회로의 사양2. 가변 가능한 Ripple-Carry 덧셈기의 Verilog 설계 및 검증3. 가변 가능한 Register 의 Verilog 설계 및 검증4. Fibonacci 행렬 생성 회로의 Verilog 설계 및 검증

리포트 | 15페이지 | 1,500원 | 등록일 2011.12.08

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차결과

디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 1=B1, A0>B0 이면 되므로 세 개의 경우를 고려해줘야 한다. 이에 따라 설계한 회로는 다음과 같다.▲ 그림11. AgtB Circuit using XNOR, AND, OR ... 한 회로Tri-state buffer를 CMOS로 구현하면 Input과 Enable 단자가 NAND와 NOR gate를 통해서 PMOS, NMOS gate에 입력으로 들어가게 된다

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
디지털 시스템 실험 6

과목명디지털 시스템 실험실험일시2011.9.14제출일시2011.9.19분 반1담당교수담당조교전 공전자정보공학이 름학 번제 목기본 논리 게이트학습목표·기본 논리 게이트인 AND ... 해 볼 수 있었을 텐데 처음에 연결했는데 안되고 나니 문제점 파악하는 것이 어려웠다. 다음 실험부터는 실수를 하더라도 당황하지 않고 빨리 문제점을 찾아내는 데에 힘써야 하겠다.참고문헌디지털 시스템 실험 : 원리 응용 설계 (한빛미디어) ... , OR, NOT 게이트를 알아본다.·회로를 분석하고 구성한다.실험장비소 모 품비 소 모 품·74LS08LED·74LS32브레드보드·74LS04실 험 내 용실험 2-1 AND 연산회로

리포트 | 3페이지 | 1,000원 | 등록일 2012.07.18

다운로드 장바구니

이전10개 60 61 62 63 646566 67 68 69 다음10개

파워링크

신청하기