"Verilog code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA adder verilog 계산기 verilog 시계 mu0

AI 글쓰기

'Verilog code' 초안, 3분이면 완성

AI가 맞춤 레포트 초안을 작성해 드립니다.

지금 시작하기 →

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog code" 검색결과 101-120 / 605건

[서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트

.=> VERILOG CODE부연설명 : 시뮬레이션을 위해 작성한 베릴로그 텍스트에서도 두 개의 변수가 동시에1이 되는 경우는 없게끔 코드를 작성하였다. (물론 제대로 짯는지 확인해보기위해서 의도 ... 부터 Count 시작=> module=> verilog text(처음에 오류가 있는 MODULE에서 베릴로그 텍스트를 추가하고 나서 그후에 MODULE을 수정하닌깐 베릴로그 텍스쳐에선 그 ... → …=> MODULE=> VERILOG CODE=>SIMULATION(case1) 아래에 보면 down을 통해서 0=>255로 가는과정을 확인하였다.case2)load enable의 유지시간

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

장바구니 다운로드
서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

에 비해 코드를 더 쉽게 작성할 수 있다. 그리고 C언어와 유사하여 C언어에 능숙하다면 verilog를 배울 때 익숙함을 느낄 수 있는 장점이 있다. 하지만 verilog가 모델링 ... 전자전기컴퓨터설계실험Ⅱ예비리포트Lab-03 Basic Gates in Verilog작성일: 20.09.201. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... . 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

장바구니 다운로드
디지털공학 xilinx 결과레포트 NAND2, NOR2, XOR2

1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 결과-NAND-XOR-NOR3. 고찰이번 실험은 HDL을 이용하여 코드를 작성 ... 하고 NEXYS-4-BOARD를 연결하여 의도한 논리 게이트와 실제 결과 값이 일치하는지 확인하는 실험이었다. 일단 집에서 vivado 프로그램을 설치하고 코드를 작성하여 시뮬레이션 ... 을 하는 과정에서 코드를 잘못 입력하여 시뮬레이션 값이 정확하게 나오지 않아서 정확하게 코드를 입력하는 것의 중요성을 깨닳았다. 그 이후 실제 실험에서 board와 컴퓨터를 연결

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

장바구니 다운로드
전전설2 3주차 실험 결과레포트

해서호한다.결과적으로 두 언어의 합성 가능한 하위 집합을 보면 기능면에서 매우 유사하지만 Verilog로 작성된 코드는 VHDL로 작성된 동일한 코드보다 성능이 훨씬 뛰어나다.보조 ... 실험3. Basic Gates in Verilog결과보고서담당 교수 : 교수님학과 : 전자전기컴퓨터공학부학번 :이름 :제출한 날짜 :1. 실험주제 : Introduction to ... Verilog HDL2. 실험목적 : 여러가지 Verilog HDL 언어의 기본 사용법을 익힌다.- 비트 단위 연산자를 이용하는 방법- Gate Primitive를 사용하는 방법

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30

장바구니 다운로드
정실, 정보통신기초설계실습2 9주차 결과보고서 인하대

full subtractor의 verilog코드이고 그림8는 이를 시뮬레이션한 결과이다.그림 SEQ 그림 \* ARABIC 7 : Test bench 그림 SEQ 그림 \* ARABIC ... 실험 결과 보고서(9주차)실험 제목 : 가산기, 감산기 회로실험실험 목적 : Verilog를 사용해 full 가산기, 감산기를 설계하고 n-bit 가산기, 감산기를 구성해본다 ... 한다. 그리고 full adder는 half adder두개를 사용한다. 그림3은 full adder를 verilog로 코딩하여 시뮬레이션 한것이다.그림 SEQ 그림

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

장바구니 다운로드
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

병렬 데이터 저장/전송 회로의 동작을 확인하는 모습(2) [실습 2] 실습1의 로직에서 아래와 같이 coding을 바꾸면 어떤 동작이 일어나는지 실험하고 이유를 논하시오 ... ]과는 달리 데이터를 넣어주면 동시에 LED 두 줄에 모두 빛이 바로 들어오게 된다.(3) [실습 3] 실습2의 로직에서 다시 다음과 같이 coding을 바꾸면 어떤 동작이 일어나는지 실험 ... Post-reportSequential Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

장바구니 다운로드
판매자 표지

원핫 셀 형태의 다중 비트 값을 올바르게 적었는지 검증하기

000010001000100001110100001011011010111010000100111010110110110011101011100111112-2) 순차적 비교 (”Verilog” 이용)2비트 이상 다중 비트에 있어 동일 비트인 두 ... 부분이 잘못됐는지 빠른 판단이 힘들기에 첫 번째 방법 대비 잘못된 위치 찾기까지 소요 시간이 길다는 단점이 있다.2-3) “Verilog”에서 다른 데이터들을 서로 같게끔 하 ... 는 방법“Verilog”에는 특정 데이터를 지닌 두 변수를 가지고 한 변수의 데이터를 다른 변수에 할당(”대입”이라고도 한다)하는 방법이 있다. 그 방법은 아래와 같다.잘못 입력한 부분

리포트 | 11페이지 | 1,000원 | 등록일 2025.08.14

장바구니 다운로드
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

Pre-reportSequential Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... 화 한다.⑤ 적절한 논리 회로도를 설계한다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) In-Lab 실습 0/1의 코드를 작성 ... 시뮬레이션으로 확인하시오.Source codeTestbench testbench 시뮬레이션 결과b. [실습 1] 교안의 Moore 머신과 Mealy 머신의 코드를 따라서 실습해보시오.

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

장바구니 다운로드
판매자 표지

논리회로및실험 레포트

논리회로및실험 예비레포트20000001 임0000000000학부목표: - AND,OR,XOR Gate를 이해하고 안다.Verilog HDL 문법을 이해한다.내용 :AND 게이트두 ... ] (두산백과)4) Verilog HDL 문법1. 기본적인 사항- 여백(white space) : 빈칸(space), 탭(tap), carriage return, line feeds 등 ... 와 비슷하게 사용- 소스 코드의 설명을 위해 사용. 컴파일 과정에서 무시됨- 단일 라인 주석문 : 2개의 슬래쉬 (//) 로 시작되어 해당 라인의 끝까지가 주석이 된다.- 블록 주석문

리포트 | 6페이지 | 1,000원 | 등록일 2024.07.14 | 수정일 2024.07.20

장바구니 다운로드
논리회로설계실험 8주차 register 설계

이론부분은 생략하였다.3) Verilog Implementations(코드 실행)3.1) 8-bit register (Structural modeling)위의 그림은 8-bit ... 다. 마지막으로 testbench 코드를 작성하여 Modelsim의 simulation을 이용하여, 구현한 두개의 register wave를 관찰하고 정상 작동하는지 확인한다.2 ... [7:0]에서 한 bit씩 output을 출력함을 확인할 수 있다. 위의 schematic을 structural modeling으로 코드를 작성하면 다음과 같다.1-bit

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

장바구니 다운로드
LS R&D 합격자소서

한 경험이 있습니다. Verilog를 활용하여 RTL coding을 분석하고 시뮬레이션, 테스트 및 구현 업무를 진행하였습니다. 또한, 시퀀스 로직을 구현하여 이를 토대

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2021.08.16 | 수정일 2022.03.28

장바구니 다운로드
논리회로 (정연모) 기말 전체 족보 정리

Verilog HDL로 코딩하시오.(단, 입력x, clock, reset, 출력 z)3.1) 4 비트의 asynchronous ripple counter를 T f/f 와 D f/f 각각 ... . 10100110을 해밍코드를 이용하여 12bit로 표현하고 유도하는 과정 서술. 11번째 bit가 오류일 때 C8C4C2C1이 무엇인지 설명하라.

Non-Ai HUMAN
| 시험자료 | 2페이지 | 1,500원 | 등록일 2022.04.07

장바구니 다운로드
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

Verilog 언어를 이용한 Sequential Logic 설계예비레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. 실험 목표1 ... 을 예측하는 모델을 제공한다. 두 번째는 FPGA같은 PLD를 프로그램하기 위해 사용한다. HDL로 작성된 코드는 로직 컴파일러를 이용하여 컴파일한 후 해당 기기에 올려진다. 대개 ... 의 경우, 테스트를 진행하며 여러 번 코드를 수정하여 기기에 올려볼 수 있다. HDL의 시뮬레이터는 디지털 기기의 실제 클럭과 유사한 리셋 가능한 클럭을 유지하고 설계자가 코드를 디버그

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

장바구니 다운로드
서울시립대 전전설2 Lab-08 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-08 Peripherals작성일: 20.11.081. 실험목적verilog HDL 언어를 사용해 7-segment, piezo 등 주변 장치 ... 있다. 분주기 회로를 만들었을 때와 같은 방식으로 모델링하여 원하는 음역대를 만들 수 있다. 아래는 주파수에 따른 음계를 정리한 표이다.1. In-lab의 코드를 작성하시오.2 ... : 8bit signed count 값을 앞의 실습 5 모듈에 instantiation하여 넘겨주어 FND Array에 출력always문 두 개를 각각 다른 클럭을 이용하여 코드

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2021.09.10

장바구니 다운로드
판매자 표지

2025년 건국대학교 전기전자공학부 편입학 자기소개서

으로 Verilog 코드를 모듈화하고, Modelsim으로 시뮬레이션하며 오류들을 하나씩 해결해 나갔습니다. 프로젝트 진행에 따라 난이도가 높아지고 전공공부의 병행으로 팀원들이 부담을 느끼 ... 었습니다. 대학교 2학년 시절, 학술동아리 활동 중 Verilog와 FPGA를 이용하여 타이머와 알람 기능이 추가된 디지털 시계를 설계하는 프로젝트를 진행했습니다. 프로젝트 초기 ... 기 시작했습니다. 저는 팀장으로서 어떻게든 성공적으로 끝마치겠다고 다짐했고 각자의 강점을 분석했습니다. 반복적인 디버깅 작업은 끈기가 강점인 팀원에게 맡기고, 코드 검토는 세심

자기소개서 | 2페이지 | 4,000원 | 등록일 2025.06.07

장바구니 다운로드
기초 Risc v 설계 코드와 검증 코드( RiscV 기계어 코드 파일 만는는 타스크 함수 포함)

소개글Verilog(systemverilog)로 작성한 Risc V의 기본 동작(ADD,SUB,SW,LW,BEQ,SET)을 확인하기 위한 RTL 논리 회로 설계의 소스 코드와 이 ... 의 인스트럭션 동작확인을 위한 테스트벤치입니다.설계를 의하여 Risc V 32bit CPU의 기본 동작의 동작을 인스트럭션 코딩을 하였으며,위의 코드 동작을 확인하기 위해 인스트럭 ... 션의 기계어 코드를 테스트벤치에서 자동으로 생성하여 파일로 만들어 주는 기능을 수행하였고, 만들어진 인스트럭션 코드는 CPU에 의해 읽혀서인스트럭션 단위로 실행되어 그 결과

Non-Ai HUMAN
| 리포트 | 49페이지 | 10,000원 | 등록일 2021.11.05

장바구니 다운로드
서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-04 Combinational Logic-1작성일: 20.10.101. 실험목적Verilog HDL을 사용해 비교기 등 ... 도 있다. 예를 들어 ‘parameter e=25;‘로 선언한다면 e에는 그대로 값 25가 지정된다. parameter를 사용하면 코드에서 값을 수정할 때 일일이 모든 해당 값을 찾 ... 하는 코드를 작성하시오.‘forever begin’ 구문을 이용해 반복적으로 1과 0이 번갈아가며 토글링되는 코드를 만들었다. 20ns가 한 주기가 돼야 하므로 10ns마다 값이 바뀌

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

장바구니 다운로드
판매자 표지

LIG nex1 합격 자기소개서

), OOOO(OOOO VR에 들어가는 반도체 칩 검증 프로젝트) 프로젝트를 진행한 경험이 있습니다. Verilog를 활용하여 RTL coding을 분석하고 시뮬레이션, 테스트 및 구현 ... Tool 활용 능력전자 회로 설계 및 검증에 사용되는 하드웨어 기술 언어인 Verilog 학습을 통해 회로설계 기초를 익혔습니다. Simulation Tool인 Xcelium

Non-Ai HUMAN
| 자기소개서 | 5페이지 | 3,000원 | 등록일 2022.12.28

장바구니 다운로드
충북대 디지털시스템설계 결과보고서5

를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.(2) FND Timer를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.3. 실험 내용(1) LED ... 한다. 7-Segment 모듈은 Segment의 출력 과정과 출력되는 값을 정의하는 코드들로 구성된다.첫 번째 always문에서는 Top module에서 입력받은 24MHz

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

장바구니 다운로드
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

Post-reportPeripherals실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 ... counter의 모습을 보였으며 reset 버튼을 누르면 다시 1부터 올라가게 된다.- [실습 2]는 Piezo 로직으로, 도레미파솔라시도의 음계를 확인할 수 있다. 코드 ... 아 떨어졌다.- [실습 3]은 Bus SW로 BCD 입력을 넣어서 single FND에 출력으로 띄워 확인하는 로직이다. 0부터 9까지의 숫자 각각의 FND에 들어갈 코드를 인가해

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16

장바구니 다운로드

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기