"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 781-800 / 4,683건

디지털공학실험 8장 논리회로의 간소화 (예비)

8논리회로의 간소화■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 무효 BCD-코드 감지기에 대한 진리표 작성● Karnaugh 맵을 구현하는 회로의 구성 및 ... 어라.3. 실험순서 2에서 표현식을 옮게 적었다면 표현식에는 2개의 곱항이 있고 각 항들 에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로는 바로 구현 될 수 있 ... 논리 레벨로 LED를 켜도록 사용된다. 그림 8-5 의 회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하 기보다는 수요하도록 반전되어 있다.5. 그림 8

리포트 | 15페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
논리회로 간소화 실험 예비레포트

8. 논리회로 간소화§ 실험목적? BCD - 부당한 코드 탐지기의 진리표를 나타낸다.? 논리식을 간략화하기 위해서 카노맵(Karnaugh-map)을 이용한다.? 간략화된 논리식 ... 을 실행하는 회로를 설계하고 실험한다.§ 이론요약조합 논리 회로들의 출력은 입력에 의해서만 결정되어진다. 간단한 조합 회로의 경우, 진리표가 모든 가능한 입력과 출력을 대응시키는데 ... 논리 회로의 간소화에 널리 쓰이는 기술을 M. Karnaugh에 의해서 개발되었다. 이 방법은 인접한 셀(cell)에서는 각각이 단 하나의 변수만 서로 다른 가하학적인 맵에 진리표

리포트 | 6페이지 | 1,500원 | 등록일 2007.06.24

다운로드 장바구니
논리회로 실험-BASIC GATES 예비보고서

실험1. BASIC GATESⅠ. 목 적기본적인 각 Logic Gate(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 Gate들로 구성 ... 된 Logic 회로에서의 Boolean Equation과 De Morgan의 이론에 대하여 알아본다.Ⅱ. 이 론1) AND GATE(연언)A ? B ... ) Boolean Eauation (불린 연산, 논리 연산)① AND, OR, NOT, NAND, NOR, XOR등을 불린 연산자라고 하며 이를 사용하여 수행되는연산들을 불린 연산이

리포트 | 7페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
논리회로설계실험 7-Segment 제어기 설계

1.VHDL 코드library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_arith.all;use IEEE.std_logic_unsigned.all;entity seg7 isport( clk_4m, rstb : in s..

리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
디지털공학실험 8장 논리회로의 간소화 (결과)

은 식:X = D ( B + C )실험순서 5: 무효 BCD-코드 감지기 회로 :표 8-3 실험순서 6에서 구성한 무효 BCD-코드 감지기에 대한 진리표입 력출 력D C B AX0 ... 만 연결이 되어 있고, 다른것은 연결이 되어 있지 않다면 상식적으로는 Low레벨이 들어가야 하는데 이 회로는 마음대로 동작을 하게 된 것이다. 아마도 TTL논리레벨을 제대로 맞춰주 ... 지 못해서 에러가 나는 것 같은데 정확한 이유는 모르겠다.이번 실험에서 힘들었던 점은 분명히 내가 생각하기에는 제대로된 회로를 구성 하였다고 생각을 하고 회로를 실행 시켰지만 내

리포트 | 10페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
11_1학기_논리회로설계실험 프로젝트 결과보고서

하려고 한다. 이를 위 해서 플레이어간 밸런스를 잘 맞추고 다양한 변수를 게임 내에 갖출 것이다.세 번째로 논리회로 설계 때 배운 내용들 내에서 설계하고자 하였다.결론 적으로 보

리포트 | 52페이지 | 3,000원 | 등록일 2011.08.10

다운로드 장바구니
[논리회로실험] DAC and ADC Conv (예비)

Access Memory)의 명칭의 의미를 확인한다.2. 실험 장비 및 부품1) 저주파 함수 발진기2) DC 전원 : ±15V(2개)3) 논리 소자 : 7490, 7405, 74044 ... 1. 실험목표1) 반도체 memory의 기본적인 동작 원리를 알아본다.2) MSI(TTL) 64-bit 기억 소자의 동작을 실험을 통해 확인한다.3) RAM(Random ... ) OP amp : 7415) 저항 : 500Ω(가변 저항), 11KΩ(2개), 1.5KΩ(5개), 10.5KΩ, 22.6KΩ, 4.5KΩ, 4.7KΩ6) 오실로스코프3. 실험관련

리포트 | 19페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] DAC and ADC Conv (결과)

1. 실험목표1) D/A 컨버터와 A/D 컨버터 회로의 구성과 동작 원리에 대해 이해한다.2. 실험 장비 및 부품1) 저주파 함수 발진기2) DC 전원 : ±15V(2개)3 ... Ω, 4.7KΩ6) 오실로스코프3. 실험방법 및 결과(1) D/A converter1) 그림 4의 회로를 구성한다.그림 4. D/A converter ? Decade BCD2 ... ) 논리 소자 : 7490, 7405, 74044) OP amp : 7415) 저항 : 500Ω(가변 저항), 11KΩ(2개), 1.5KΩ(5개), 10.5KΩ, 22.6KΩ, 4.5K

리포트 | 5페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] 가산기와 감산기 (예비)

의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.(1) 병렬가산기 ... 을 시키려면 많은 시간이 걸린다.4) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.반감산기의 진리표입 력출 력XYBD0000011110011100반 ... 감산기 부울함수B=X prime BULLET Y#D=X prime Y+XY prime5) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로설계실험]반가산기와 전가산기 설계(Half Adder and Full Adder 설계 보고서)

반가산기와 전가산기의 차이점인 자릿수를 입력하고 출력 할 수 있는 변수의 차이였는데 이를 이해하니 구현하는 것 자체는 어렵지 않았다. 첫 번째 실험이었던 OR-Gate ... 를 만들면서 수많은 시행착오를 겪었는데 그때 터득한 Port map을 이용한 Entity를 다른 Entity에 연결해 사용 할 수 있는 방법을 이번 실험에서도 굉장히 유용하게 이용 ... 었다. 이번 실험에서도 물론 많은 실수를 저질렀고 그 실수를 미처 알지 못한 채로 실험을 종료해 결과파형에 오류가 그대로 드러났지만 저장해둔 결과파형을 토대로 작성한 코드를 검토

리포트 | 10페이지 | 1,500원 | 등록일 2015.07.06

다운로드 장바구니
[디지털]디지털논리회로 실험

1-21]과 같은 NOT Gate 회로를 구성하고 입력 A의 변화에 따른 출력 Y의 상태를 [표 1-7]에 기록하라.3. 사용 기자재 및 부품? 논리 실험기? 오실로스코프 ... 2입력 Inverter)? 저항: 680Ω, 220Ω? 콘덴서: 0.01μF제 2장 UNIVERSAL 게이트 (NAND, NOR)1. 실험 목적논리 회로에서 가장 많이 사용 ... 되는 유니버셜 게이트인 NAND, NOR Gate의 기본 논리 동작 및 특성을 실험을 통하여 이해한다.2. 실험 과정, 회로도 및 타이밍 다이어그램(1) NAND Gate① 2입력

리포트 | 18페이지 | 1,500원 | 등록일 2006.03.22

다운로드 장바구니
디지털 논리회로 실험- 연산논리장치(ALU)

■ 실 험 목 적(1) 상용 연산논리장치의 기능을 이해한다.(2) 상용화된 4비트 연산논리장치를 이용하여 두 수의 덧셈, 뺄셈 및 크기 비교를 실험함으로써 연산논리장치 동작응용 ... 를 구성하는 일련의 ASCII코드들과 부합되는 부분을 찾는 ‘같다’의 논리 연산을 연속적으로 아주 빠르게 수행한다.ALU는 그 안에서 수행된 연산들은 게이트 회로에 의해 통제 ... 되는데, 게이트 회로는 다시 각 연산코드에 대한 특별한 알고리즘이나 순서를 사용하는 순차논리장치에 의해 통제된다. 연산장치 내에서는 곱셈이나 나눗셈은 일련의 덧셈과 뺄셈 그리고 자릿수

리포트 | 3페이지 | 1,000원 | 등록일 2007.10.30

다운로드 장바구니
디지털논리회로실험 예비리포트 8. 레지스터의 구성

디지털논리회로 실험 자필 예비리포트8. 레지스터의 구성다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
논리회로실험 디코더 결과보고서

1. 예비조사 및 실험 내용의 이해 1.1 디코더 디코더(decoder)란 n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 ... 정보로 바꿔 주는 조합 회로를 말한다. 일반 적으로 디코더는 n개의 입력선과 최대 2n개의 출력선을 가지며, 입력 값에 따라 선택된 하나의 출력선이 나머지 출력선

리포트 | 7페이지 | 1,000원 | 등록일 2008.01.14

다운로드 장바구니
[논리회로실험]실험3예비보고서 가산기,감산기

에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4 ... 되며 이 단점을 보완키 위해 look-ahead Carry 가산기가 있다.< 4-bit 병렬 회로> 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리회로를 구성하시오 ... .YX01001100YX01001110 B = X’YD = X’Y + XY’ 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.ZXY

리포트 | 8페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[논리회로실험]실험7결과보고서 복호기와 부호기

였다.3진 카운터이 실험에서는 카운터 각각의 카운트 상태를 디코딩할 것이다. 그림 4의 회로를 연결하고 다음의 파형을 그림 5에 그려라.출력 A의 파형출력 A’의 파형출력 B ... Ⅰ. 목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.Ⅱ. 실험 결과2단 2진 카운터그림 2 ... 의 회로를 구성하여 그림 3에 다음의 파형을 그리시오.출력 A의 파형출력 A’의 파형출력 B의 파형출력 B’의 파형7420의 NAND gate의 4, 5번핀은 연결하지 않고 다음의 파형

리포트 | 10페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[논리회로실험]실험7예비보고서 복호기와 부호기

에 ‘1’이 입력되면 Excess-3 코드화 시켜 3이 더해진 8인 논리값이 ‘1000’이 출력됨을 확인하였다.2단 2진 카운터의 출력을 다음 코드로 인코딩할 수 있는 회로를 그려라.Normal CountEncoded output0*************0010110001 ... Ⅰ. 목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.Ⅱ. Review Question그림 9 ... 는 각 비트를 반전하여 보수를 취하면 10진수에서 9의 보수값이 되므로, 자기 보수 코드라고도 불린다. 먼저 Excess-3코드의 결과값을 유추하고 회로를 해석해 보

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[논리회로실험] 실험10. 시프트 레지스터 및 링 카운터 예비보고서

(CRO) : dc 결합된 입력과 전압측정 가능한 것4. 실험과정1. 시프트 레지스터그림 10-1의 회로를 Altera MAX_ plus program을 이용하여 구현하시오. 여기 ... 다. 그림 10-2는 7496 논리도를 나타낸 것이다.그림 10-2. SR-Latch를 이용한 시프트레지스터 논리도(7496).a. 기본실험(그림 10-3)그림 10-3에 출력 L0 ... 실험 10. 시프트 레지스터 및 링 카운터1. 목적1. 시프트레지스터와 그 특성에 대해 공부한다.2. 링카운터에 대해 공부한다.3. 트위스트된 링카운터에 대해 공부한다.2. 기본

리포트 | 14페이지 | 1,000원 | 등록일 2010.12.05

다운로드 장바구니
논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

. IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 LCD display에 대해서 이론적으로 공부해보고 이를 KIT에 올려서 실습해보는 실험이다. LCD는 5*8 ... 과 목 : 논리회로설계과 제 명 : 결과보고서 9담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 6 / 31 ... 의 점으로 구성되어 있고 이 점들을 모아서 글자의 형태로 되어진 설계가 이미 되어있다. 우리는 이번 실험에서 이미 만들어진 글자의 형태를 가지고 학번과 이니셜을 출력해보는 설계

리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[아주대] 논리회로실험 10장 예비(DA & AD converter(DAC & ADC))

> < OP amp 741 >< 74HC90 >PROCEDURES< 실험 1 >위와 같이 D/A converter회로를 구성한다. 74HC90은 clock신호에 따라 counting ... 저항에 68kOMEGA 을 병렬로 연결하고 파형을 그린다. 그리고 68kOMEGA 이 없을 때와 비교한다.< 실험 2 >실험1 회로의 출력단에 위와 같은 비교기 회로를 추가한다. 1 ... >실험 2)가변 저항을 2번핀에 연결시키고 가변저항의 전압이 각각의 값이 될 때의 예상 결과전압값은 곧 analog신호의 값을 의미하므로 직접적인 ADC는 아니지만 실험2의 회로

리포트 | 8페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니

이전10개 35 36 37 38 394041 42 43 44 다음10개

파워링크

신청하기