"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 761-780 / 4,683건

Basic gate에 관한 논리회로 실험 결과 보고서

에서 구성한 3-input OR, NAND, NOR gate에 대해서도 위 실험 (1)과 같이 행하여 각각의 truth table을 완성하라.(a) 3-INPUT OR GATE3 ... NOR gate truth tableINPUTOUTPUTABCL2LLLHLLHLLHLLLHHLHLLLHLHLHHLLHHHL(3)그림 2의 회로를 구성한 후 입력 A, B에 대한 X ... (a)와 (b) 회로를 구성한 후 각점 (X, Y, U, V, W)에서의 값을 측정하여 입력에 대한 결과의 표를 만든 후 이 결과 값을 이용하여 De Morgan`s theory

리포트 | 8페이지 | 2,000원 | 등록일 2010.11.30

다운로드 장바구니
논리회로실험 논리게이트결과보고서

실험제목: 논리 게이트(결과보고서)1. 예비조사 및 실험 내용의 이해1.1 게이트의 종류AND gate - 입력값 모두 1일때 출력 1, 그 밖은 0OR gate - 입력값중

리포트 | 5페이지 | 1,500원 | 등록일 2008.01.14

다운로드 장바구니
논리회로실험 counter resister

을 거쳐서 발생되는 파형 A, B, C, D는 다음과 같다.7442의 진리표 및 논리회로도를 바탕으로,1번핀의 출력은 A', B', C', D' 의 논리곱의 보수출력,즉 도표의 0 ... *************1301104011151000※ 결과 분석실험값으로 구한 Excess-3 code 는 실제 Excess-3 code와 정확히 일치한다.6개의 입력신호에 각각 0부터 5까지의 임의의 십진수를 지정해주고, 논리 ... ) 가 입력되어야 하고, C의 NAND gate에는 1,2,3,4에 해당하는 신호들의 보수들의 입력이 필요하다. 그래서 실험의 회로가 구성되었으며, 회로로부터 역으로 생각해보면 위의 표

리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17

다운로드 장바구니
[논리회로실험]실험1예비보고서 Basic Gates

실험 목적기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean ... 을 0으로 바꾼다모든 0을 1로 바꾼다.각 논리 변수는 그대로 둔다.예) 0 + A = A → 1·A = A , A + A = A → A·A = A논리함수의 부정논리 회로의 부정 ... 논리회로의 특징은 입력이 서로 배타적일 때, 즉 서로 다를 때 출력이 “1”이 되며 입력이 서로 같은 값일 때에는 출력이 “0”이 되는 논리적인 특징을 가진 gate이다.NAND

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
판매자 표지

논리 회로 설계 및 실험 디지털 시계 기말과제

논리 회로 설계 및 실험기말 과제[Digital Watch]INDEXSession1. (Introduction)The name of this project (과제 이름)Why ... 들 활용해 나의 기량을 향상 시킬 수 있을 것이라고 생각 하였다.카운터를 이용해 설계할 수 있는 가장 기본이자 대표적인 순차논리회로의 하나이다. 기말과제의 목표에 적당한 것 같 ... circuit diagram & a Device Plan (회로도와 소자배치도)session3. (Conclusion)Choosing this project (과제 선정)Difficult

리포트 | 15페이지 | 1,000원 | 등록일 2010.10.19

다운로드 장바구니
논리회로실험 결과 basic gate

의 [논리곱]을 뜻한다. 부울 대수로 정리하면 A와 B의 논리곱을 다시 C와 논리곱하는 것과 결과가 같다. 실험 결과에서 입력 신호가 모두 H일 때만 H값을 출력하고 그 외엔 L값 ... 분석3-input OR gate 란 주어지는 세 변수의 [논리합]을 뜻한다. 부울 대수로 정리하면 A와 B의 논리합을 다시 C와 논리합하는 것과 결과가 같다. 실험 결과에서 입력 ... 대수로 정리하면 A와 B의 논리곱을 다시 C와 논리곱하여 그 보수를 취한 것과 결과가 같다. 실험 결과에서 입력 신호가 모두 H일 때만 L값을 출력하고 그 외엔 H값을 출력하는 것

리포트 | 7페이지 | 1,500원 | 등록일 2008.01.17

다운로드 장바구니
실험 4. 논리게이트의 특성 및 연산회로 결과보고서

1조2009037600 김동준2009037613 이창엽실험4. 논리게이트의 특성 및 연산회로▣실험목적논리게이트(TTL 74LS04)입출력의 전기적 특성을 실험을 통해서 알아본다 ... .(fan-out, 잡음여유)▣내용4.5.1) 0~5v, 1kHz구형파를 발생시켜 다음 회로의 파형을 관측하라.결과)2V/0.5ms입력()진폭: 5V주기: 1ms출력()진폭: 4.1 ... 이 나타났다. 이를 통해서 여러 개의 TTL 74LS04소자를 연결하게 되면 원하는 출력을 얻지 못할 수도 있겠다는 생각이 들었다.4.5.2) 2) [그림 4.7]의 회로에 입력

리포트 | 9페이지 | 6,000원 | 등록일 2012.03.18 | 수정일 2017.03.12

다운로드 장바구니
디지털논리회로실험 - 레지스터

실험 8 레지스터(register)? 레지스터? : 기억소자를 연결하여 한 단위로 데이터를 읽거나 쓰도록 구성된 장치⇒ n비트의 이진 정보를 저장하기 위한 n개의 플립플롭 ... 과 데이터 처리를 위한 조합 회로로 구성? 레지스터의 두 종류시프트(shift) 레지스터저장(storage) 레지스터(병렬 로드(load) 레지스터)?내부에 기억된 2진 정보를 오른쪽 ... - 레지스터에 어떤값을 저장하는 것)(1) 시프트 레지스터용도 : 연산회로에서 데이터의 임시기억, 시간지연회로, 속도완충회로, 계수회로○ 데이터를 입력하는 방법에 따라 ○a

리포트 | 5페이지 | 1,000원 | 등록일 2007.11.21

다운로드 장바구니
디지털논리회로실험 - 카운터

■ 카운터◎ 입력 펄스에 따라서 레지스터의 상태가 미링해진 순서대로 변화하는 레지스터◎ 어떤 사건의 발생 횟수를 세거나 동작 순서를 제어하는 타이밍 신호를 만드는 데 사용◎ 동기식과 비동기식 두 종류가 있다.■ 비동기식 카운터(asynchronous counter) 혹..

리포트 | 3페이지 | 1,000원 | 등록일 2007.11.21

다운로드 장바구니
아주대논리회로실험 5장.인코더디코더 결과

실험5. 디코더와 인코더실험4. 인코딩 - 10진 / Excess-3코드실험4. 인코딩 - 10진 / Excess-3코드▲ Bread board에 회로를 구성한 모습예비보고서 ... 는 입력된 신호를 2진수로 숫자화 해서 표현하게 되는 것을 볼 수 있다. 하지만 이 실험에서 사용된 회로는 EXCESS-3 코드로 동작하는 회로이다. 따라서 본래의 10진 인코더에 ... 로 처리됨을 알 수 있었다. 그러나 OR gate는 open이 된다면 논리 1로 처리되어 치명적 오류를 범할 수 있음을 알 수 있다. 또한 실험에서는 2x4디코더의 결과를 확인해 보

리포트 | 8페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
2011년도 2학기에 들은 따끈따끈한 논리회로실험 (아주대)

를 읽을 수 있다는 장점이 있다. 이 때문에 컴퓨터의 빠른 처리속도에 큰 영향을 끼친다.2. 실험 수행 과정1) 실험 1 회로를 구성한다.2) OE0, 1단으로 PART 1이 ... Put 할 수 있었다.1) 실험 2 회로를 구성한다.2) A/A~A/D 까지 데이터를 저장할 주소를 설정한다.3) ME와 WE의 상관관계를 주의하여 데이터 입력과 출력을 결정한다.4 ... IC RAM을 구성하고 올바르게 데이터를 읽고 쓰고 휘발성을 실험하는 실험이었다. 실험 중 LED의 +단을 VCC쪽으로 -단을 회로 쪽으로 연결하여 테스트를 하여야 올바른 결과

리포트 | 4페이지 | 1,500원 | 등록일 2012.02.22

다운로드 장바구니
디지털논리회로실험 예비리포트 3. 부울대수 및 조합논리회로설계

디지털논리회로 실험 자필 예비리포트3. 부울대수 및 조합논리회로설계다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
기계자동차공학실험 시간에 작성한 논리회로 실험에 대한 보고서입니다.

- Segment, 스위치, 저항을 위치시키고 논리회로도에 맞게 연결한 후 작동여부를 시험하는 실험으로 디지털 신호에 쓰이는 불 대수와 카르노 맵, 진리표와 함께 각각의 GATE ... 의 역할을 배워보는 실험이었다.주어진 논리회로도를 바탕으로 두 개의 스위치를 변수로 설정하여 AND, OR, NOT GATE의 LOGIG DIAGRAM에 맞춰 입력 값과 출력 값 ... 을 이용하여 7- Segment에 0 ~ 3의 숫자를 출력해보는 실험으로 이번 논리회로 실험을 통해 아날로그 신호와 디지털 신호의 차이점과 함께 불 대수, 카르노 맵, 진리표 및 각각

리포트 | 5페이지 | 2,000원 | 등록일 2012.04.08 | 수정일 2020.11.18

다운로드 장바구니
[아주대] 논리회로실험 8장&9장 결과(Counter&RAM)

에서 공급전류원은 5V DC 전압을 사용했다.< 실험 1 >< 실험 1 > 회로도실험 결과 구성한회로 사진위와 같이 회로를 구성하여 2단 2진 비동기식 카운터를 만들었다. clock ... 되는 것을 볼 수 있었다.The Resulting ReportExperiment 9 ? RAMOBJECTIVES실험을 통해 RAM의 목적과 동작원리에 대해 알고 회로에 직접 구현해봄 ... >< 실험 2 > 회로도실험 결과 구성한회로 사진실험 2에서는 RAM소자를 이용하여 데이터의 저장과 로딩을 확인하는 실험이었다. 먼저 WE, ME입력을 5V에 연결하고 AIA

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
논리회로실험 - 제 4장 12가지의 연산을 수행하는 ALU를 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 4담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 171 ... . Introduction지금까지의 실험은 하나의 산술연산이나 논리연산만 계산하는 코드를 구성했다. 이번 실험은 state를 받아서 여러 가지 산술연산과 논리연산, 시프트연산을 할 수 있는 코드 ... 도록 하자. 곱셈기는 원래 10진법으로 바꿔서 계산을 한 다음 2진법으로 바꾸는데 2진법끼리 곱셈을 하는 곱셈기를 설계해보도록 하겠다.2. Design(1)어떠한 회로를 설계할 것인가 1

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
전자공학실험1 실험4장 결과보고서 : 논리게이트의 특성 및 연산회로

결과보고서전자공학실험논리게이트의 특성 및 연산회로조원 :담당교수 :실험일자 : 2012.4.6제출일자 : 2012.4.13.1.실험목적논리게이트는 디지털 회로를 구성하는 기본 ... 단위이다. 논리게이트(TTL 74LS04) 입출력의 전기적 특성을 실험을 통해 알아본다. 그리고 논리식을 조합논리회로로 구현하고 실험을 통해 진리표를 얻어 본다.2.실험내용2.1 ... 아야 하지만, 측정값의 오차나, 가변저항값의 오차가 커서 이러한 결과가 나왔다.5) 실험 7에서 구성한 회로의 논리식을 각각 구하라. 실험 결과로 얻은 진리표를 통하여 두 논리식이 등

리포트 | 6페이지 | 1,000원 | 등록일 2013.01.31

다운로드 장바구니
[논리회로실험]실험5결과보고서 래치와 플립플롭

>( S = 1 , R = 0 ) ( S = 1 , R = 1 )이번 실험은 S-R latch 회로의 결과 논리값을 확인하였는데 먼저 S-R latch회로의 동작 원리는 S입력 ... 하였다. 이는 서로 보수 값을 가지는 출력값인데 논리값을 1로 가지는 것을 확인하였다. 이렇기 때문에 S-R latch회로에서는 두 입력값이 모두 1인 회로를 구성할 수 없다. 또한 ... = 1 )이 회로는 클럭 입력을 가진 R-S F/F 회로인데 실험 1과 다른점은 클럭 입력이 있다는 점이다. 만약 클럭 입력이 0이 되면 이 회로는 동작이 되지 않고 앞의 값과 같

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
논리회로설계실험 OR gate 코드와 Half Adder 코드

1.HDL 코드전가산기를 구성하기 위해 필요했던 이전시간에 작성했던 OR gate 코드와 Half Adder 코드 도 첨가했습니다.※OR GATElibrary IEEE;use IEEE.std_logic_1164.all;entity or_gate is port(a : i..

리포트 | 5페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
[논리회로실험]실험5예비보고서 래치와 플립플롭

NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오< Q 출력 논리값 >< Q’ 출력 논리값>SRQ(t)00Q(t-1 ... ) : Latch010 : RESET101 : SET111NAND gate로 된 flip-flop회로에서는, 두 입력이 모두 1일 때 flip-flop 상태는 전 상태를 그대로 기억하여 그 ... 에는 슬레이브를 동작시킨다.이 플립플롭에는 입력과 출력이 분리되어있어 레이스 문제가 최소화 되며 클릭펄스가 가해지고 있는 동안 입력이 변한다면 플립플롭 회로가 원치 않는 결과를 낼 수

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
디지털공학실험 8장 논리회로의 간소화 (예비)

8논리회로의 간소화■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 무효 BCD-코드 감지기에 대한 진리표 작성● Karnaugh 맵을 구현하는 회로의 구성 및 ... 어라.3. 실험순서 2에서 표현식을 옮게 적었다면 표현식에는 2개의 곱항이 있고 각 항들 에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로는 바로 구현 될 수 있 ... 논리 레벨로 LED를 켜도록 사용된다. 그림 8-5 의 회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하 기보다는 수요하도록 반전되어 있다.5. 그림 8

리포트 | 15페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니

이전10개 34 35 36 37 383940 41 42 43 다음10개

파워링크

신청하기