• 전문가 요청 쿠폰 이벤트
  • 통합검색(487)
  • 리포트(451)
  • 시험자료(20)
  • 논문(9)
  • 방송통신대(4)
  • 자기소개서(2)
  • 서식(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

fpga 설계 전전설2 2주차 4 bit binary counter 전전설 adder 컴퓨터구조 fpga 계산기 NAND flash
AI
AI 글쓰기
'Bit Array' 초안, 3분이면 완성
AI가 맞춤 레포트 초안을 작성해 드립니다.
지금 시작하기 →
판매자 표지는 다운로드시 포함되지 않습니다.

"Bit Array" 검색결과 61-80 / 487건

  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control
    Succeeded가 나타난다.장비에서 동작을 확인한다.3. 실험 결과3.1. In-Lab 과제1) 출력 값을 FND와 FND Array에 표시하는 4비트 카운터의 소스코드를 작성 ... 하시오.[사진 5] FND와 FND Array에 결과를 출력하는 4비트 카운터 소스코드[사진 6] FND와 FND Array에 결과를 출력하는 4비트 카운터 입출력 맵핑[사진 7 ... ] FND와 FND Array에 결과를 출력하는 4비트 카운터 테스트 벤치[사진 5]의 소스코드는 결과를 FND와 FND Array(7-세그먼트)에 출력하는 4비트 카운터
    Non-Ai HUMAN
    | 리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    장바구니 다운로드
  • 자료 표지
    [기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서
    .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field ... Programmable Gate Array(FPGA) board프로그램Vivado 2014.043. 실험장비 및 부품4. 관련이론● FPGA란?1985년 미국 Xilinx사에서 최초로 개발 ... Array, 이용자가 직접프로그램 가능(Field Programmable Gate Array)이다.Basys3 Artix-7 FPGA Board표 [11-1] 논리 연산자 문법연산자
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29
    장바구니 다운로드
  • 판매자 표지 자료 표지
    [전기실험]디지털 공학 실험 레포트 1장(문제풀이)
    로 레벨 시스템을 표현하는 게 차이점이다.5. 다음의 각 레벨 열을 비트 열(1과 0)로 나타내라.(a) HIGH, HIGH, LOW, HIGH, LOW, LOW, LOW, HIGH ... .6. 다음의 각 비트 열을 레벨(HIGH와 LOW) 열로 표시하라.(a) 1011101 → HIGH, LOW, HIGH, HIGH, HIGH, LOW, HIGH(b ... . → 50%12. 그림 1-62의 파형에 대한 비트열을 구하라. 단 비트-시간 1rm mu s이다. 01010111013. 그림 1-62에서 8-비트에 대한 전체 직렬 전송시간
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2020.04.20
    장바구니 다운로드
  • 자료 표지
    자료구조 3차원 배열 할당 문제 (mem_alloc_3D_double 함수이용)
    /info" \l "e" csABOUTThis program implements a funcion of allocating 3D array of double. Dynamic ... memory allocation defines three-dimensional arrays and adds them.ENVIRONMENT REQUIREMENTSIt should run on ... all 32-bit and 64-bit computers. Use an C compiler to compile the program
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2020.09.25 | 수정일 2020.09.28
    장바구니 다운로드
  • 자료 표지
    동적 배열 및 Array 클래스 사용방법에 대해서 서술하시오
    -kr/dotnet/api/system.array?view=netframework-4.8" Array의 모든 차원에 있는 요소의 총 수를 나타내는 64비트 정수를 가져옵니다 ... 동적 배열 및 Array 클래스 사용 방법에 대해서 기술하고,해당되는 예제 코드를 포함하여 제출하시오.동적 배열(dynamic array)은 프로그래밍에서 크기가 고정되지 않 ... 다Array 클래스;배열을 만들고, 조작하고, 검색 및 정렬하여 공용 언어 런타임에서 모든 배열의 기본 클래스역할을 수행하도록 하는 메서드를 제공하고 있습니다.C#의 경우
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2020.03.17
    장바구니 다운로드
  • 자료 표지
    마이크로프로세서 실험 마이크로컨트롤러 개요 및 GPIO 입출력 제어
    ●56mm*45mm Module Zone→LED, FND, Array FND, Text LCD, Sensor, memory, Relay, DAC, Audio, UART Module ... 의 핀들을 GPIO로 설정하는 경우가 많음.AVR 마이크로 컨트롤러 입출력포트●6개의 8비트 I/O포트와 1개의 5비트 I/O포트로 구성●출력포트의 버퍼는 많은 유입전류와 유출전류 ... -Modify-Write기능을 가지고 있어, 비트 단위의 포트 설정이 가능.●각 포트에 대한 데이터 출력용 레지스터(PORTx)와 데이터 입출력 방향 지정용 레지스터(Data
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 3,000원 | 등록일 2020.10.05
    장바구니 다운로드
  • 자료 표지
    HDL및실습 RAM과 ROM 메모리 설계하기 A+
    : 클래스-기존의 형을 갖고 새로운 형태로 만드는 것.(여기선 type) 16 : 0부터 3인 4개의 방이 만들어짐. 0번지~3번지16 : 4개의 8bit std_logic_vector ... 를 갖는 mem_array라는 이름의 새로운 신호 타입 정의17 : 스탠다드 로직벡터 8개짜리로 4개 방을 만듬17: 16라인에서 정의한 신호를 mem이라는 이름으로 선언19 ... : 프로세스의 라벨(clk, address) 가 중요하다는 것을 알려줌.19 : process의 이름을 READ로 정의, 정의하지 않아도 무방함20 : 8바이트로 구분된 32비트의 방
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 3,000원 | 등록일 2020.07.05
    장바구니 다운로드
  • 자료 표지
    [기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서
    . 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field Programmable Gate Array(FPGA ... ) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.FPGA (Field-Programmable Fate Array) BoardVivado ... Design Suite 2014.43. 실험장비 및 부품4. 관련이론- FPGA (Field-Programmable Fate Array)Basys3 Artix-7 FPGA Board
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01
    장바구니 다운로드
  • 자료 표지
    서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥그래밍 할 수 있어 프로그래밍 하기 편한 반면, 동작속도와 집적도가 좀 저하된다. PLA 회로도- PAL(Programmable Array Logic) HYPERLINK \l ... 한다.따라서, 데이터 수정이 되지 않는 단점을 보완하기 위해 GAL(Generic Array Logic)가 존재한다. 간단하게 표시한 PAL 회로도- CPLD(Complex ... 와 동일하다.)나. Results of Lab 2.Single-bit half Adder 로직 설계- 진리표ABCS0*************10- 실험 결과 (아래 사진은 진리표
    Non-Ai HUMAN
    | 리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16
    장바구니 다운로드
  • 자료 표지
    [기초전자회로실험2] "Verilog Basic, FPGA / Shift register - FPGA" 예비보고서
    비트(Multi-bits) 또는 버스(bus)라고도 한다예약어 [MSB : LSB] 이름input [3:0] A, B;input [7:0] ABUS;wire [2:0 status ... Experiment the Shift register, FPGAFPGA (Field-Programmable Fate Array) Board3. 소자 및 장비4. 관련이론 ... - FPGA (Field-Programmable Fate Array)? 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자? 바둑판처럼 규칙적인 구획을 가진 배열 (Array
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29
    장바구니 다운로드
  • 자료 표지
    시립대 전전설2 [8주차 결과] 레포트
    File 실행 IMPACT 실행 -> 동작 확인2. Results of this Lab (실험 결과)첫번째 실험. 지난 실험 마지막 과제였던 4-bit counter의 출력 값 ... 을 FND와 FND Array에 표시하시오Parallel Load Data D~A: Bus Switch 1~4Count Up: Button Switch 1Count Down ... 어 1,2,3,4,5,6,7,8로 FND로 보이게 된다.3. Discussion (토론)첫번째 실험은 7주차 실험의 첫번째 실험에서의 응용으로 4-bit counter를 이용
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29
    장바구니 다운로드
  • 자료 표지
    서울시립대 전자전기설계2(전전설2) 2주차 사전보고서
    Array Block이 있다. 이 블록은 2048bit가 있으며 이것은 각각 RAM, ROM, FIFO, Dual-port RAM 등을 구현할 수 있다. 또한 이 블록 내부에는 8개 ... 고 회로를 여러번 고쳐쓸 수 있는 PLD를 쓰는 것이다.PROM ? Programmable Logic Array는 한 개의 디코더(AND 배열 부분)과 메모리셀의 이차원 배열(OR ... Array Logic은 AND배열과 OR배열의 두 구조로 나누어지는데 PROM과 달리 AND 배열은 입력에 관한 어떤 논리곱의 표현이 가능하고 OR 배열은 앞에서 구현된 논리곱
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2019.10.13
    장바구니 다운로드
  • 판매자 표지 자료 표지
    [system programming] 시스템프로그래밍 실습 과제_정수3개 입력 곱 출력, Factorial 함수를 실행 Function의 프로토타입선언 INVOKE 디렉티브사용 함수호출, esp스택포인터
    ,; pointer to arrayarraySize:DWORD; size of array;; Calculates the mul of an array of 32-bit integers ... ; mul of the array----------------------------------------------------------------------TITLE Integer ... integers from the user,; stores them in an array, calculates the mul of the; array, and displays the mul
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2020.07.07
    장바구니 다운로드
  • 자료 표지
    8주차 예비보고서- 디지털 시스템 설계 및 실험
    ) 2n-Word × 1-Bit RAM IC4) Cell Arrays and Coincident Selection- RAM의 기능1)WriteRAM에 데이터를 저장하는 기능이다. 클럭 ... 으면 DRAM이라한다. Verilog로 작성되는 RAM은플립플롭으로 구성하므로 SRAM이라고 할 수 있다.1) static RAM cell2) Static RAM Bit Slice3
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29
    장바구니 다운로드
  • 자료 표지
    기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트
    로, 할 때 사용한다.$finish : 시뮬레이션을 멈추기 위해 사용한다.$time : 시뮬레이션의 현재 시간을 나타낸다. [5]3.Verilog HDL 문법:배열 (array):배열 ... 은 1비트 또는 n비트를 가지는 여러 원소를 말한다. reg, integer, time, 벡터 레지스터 데이터 타입의 배열을 선언할 수 있다. 으로 선언한다. 다차원 배열 ... time:시뮬레이션 시간을 저장하는 레지스터integer:정수 표현을 하는 레지스터,signed형태 사용가능벡터(vector):벡터란 n비트 폭을 가진 하나의 원소를 말한다.net
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27
    장바구니 다운로드
  • 자료 표지
    디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier
    inverts B’bits.?Multiplier ? Array style*Can build multiplier that mimics multiplication by hand-Notice ... 1. 관련이론? Adders→ Adds two N-bit binary numbers-2-bit adder: adds two 2-bit numbers, outputs 3-bit ... Process⑴ Truth table too big-2-bit adder’s truth table shown :2 ^{(2+2)} `=`16 rows-8-bit adder :2
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29
    장바구니 다운로드
  • 자료 표지
    인하대 VLSI simple microprocess of design 레포트
    VLSI HOMEWORK – Simple 8 bit microprocessor design flowMIPS 구조8 bit MIPS 마이크로프로세서의 구조를 고려한다. MIPS 8 ... -bits 구조는 8개의 범용 레지스터만을 사용하였고, 다중 사이클 미세 구조에 대한 이해가 필요하다.Flow논리 설계 (Logic Design)최상위 단계에서 칩 인터페이스 ... 는 random logic, datapath, array, analog, I/O 등으로 분류된다.표준 셀 (Standard Cells)표준 셀 라이브러리는 어떠한 법칙과 같다. (nMos
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2019.06.22 | 수정일 2020.08.19
    장바구니 다운로드
  • 자료 표지
    학점A+받는 영남이공대학 전자계열 마이크로컴퓨터 [Memory II]
    . 메모리 셀을 가로, 세로로 배열하여 Cell array를 구성하고 1칩에 4K, 8K, 16K, 32K, 64K, 256K bit의 메모리를 구성한 것이 있습니다. 또 Memory ... .1. Explain the "Memory Cell".Memory Cell이란, 반도체 기억 장치의 내부에 있는 가장 기본적인 1비트의 메모리이며 정보를 기억하는 최소단위입니다
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 3,000원 | 등록일 2020.11.01 | 수정일 2020.11.02
    장바구니 다운로드
  • 자료 표지
    10장 VHDL 설명 및 문법 예비
    문을 통하여 설계 파라미터를 회로에 전달함으로서 특정크기나 개수들에 국한시키지 않고 보다 일반화 할 수 있다.③ 지연부, 컴포넌트 수, 비트 수 등을 전달한다.형식 ... : generic (이름, .... : 자료형[:=표현]; .....);(예)entity Example isgeneric(Delay :Time);port(INPUT : in_bit ... ; OUTPUT : out_bit);end Example;● port 문① 하드웨어 컴포넌트 상의 핀 또는 연결된 핀 그룹을 표현하며 엔티티 내에서 정의한다.② 매개변수_리스트를 통해서 외부
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2021.01.06
    장바구니 다운로드
  • 자료 표지
    서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates
    디지털 논리 게이트이다. 두 입력이 모두 1일 때 결과가 1이 출력된다.(2) Single-bit half Adder반가산기: 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 ... 다. CPLD의 장점은 빠른 성능이나 정확한 타이밍의 예측이 필요로 하는 곳에 적합한 구조를 갖고 있다.4) FPGA (Field Programmable Gate Array)FPGA는 언제 ... 가le-bit Full Adder design‘FA’ 라는 이름의 New Project 를 생성하여 위의 그림을 schematic으로 디자인 한다.Pin 할당은 다음과 같이 한다
    Non-Ai HUMAN
    | 리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16
    장바구니 다운로드
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 04월 05일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:57 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기